资源列表
tcounter
- a counter t in vhdl with flip-flop tipe t
step_motor
- 步进电机定位控制系统VHDL程序与仿真 -Stepper motor positioning control system and simulation of VHDL procedures
plj
- 基于FPGA的等精度数字频率计实现等精度的频率计-To achieve precision frequency meter, etc.
VHDLcankao
- vhdl 参考方面的一本不错的资料。 对于初学者这个应该是不错的-vhdl reference aspects of a good information. For beginners this should be good
FPGA
- 利用FPGA来实现一个简单的医疗呼叫系统，使用语言VERILOG-FPGA to realize the use of a simple medical call system, the use of language VERILOG
uart
- uart send resive module
uart.vhd
- this modul is serial send & resive for RS232
verilog
- verilog 范例，很多例子，来源于软件内部-verilog examples
vhdl
- vhdl 范例，很多程序，来源于软件内部-vhdl example
shuzipinl1
- 基于CPLD的数字频率计，可以根据要求设定不同的精度-CPLD-based digital frequency meter, you can set different in accordance with the requirements of precision
vhdl
- 《数字信号处理的FPGA实现》（第二版）光盘VHDL代码-" The FPGA digital signal processing to achieve" (second edition) CD-ROM VHDL code
clk_div
- VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。-VHDL language descr iption, the clock frequency, a given CPLD experiment board system clock set 50M, but as a result of this work, we will be the system clock frequenc