CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .20 .21 .22 .23 .24 3625.26 .27 .28 .29 .30 ... 4323 »
  1. picoblaze

    0下载:
  2. 此为VHDL实现的路口红绿灯控制例子,简单实用。-This is the VHDL to achieve traffic light controlled junctions example, simple and practical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:58.27kb
    • 提供者:卢鑫
  1. Verilog

    0下载:
  2. VHDL实现的红绿灯控制系统,简单而又实用。-VHDL to achieve traffic light control system, a simple and practical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:120.94kb
    • 提供者:卢鑫
  1. VHDL

    0下载:
  2. VHDL----语言仿真闹钟设计-Simulation language VHDL---- Alarm Clock Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:288.92kb
    • 提供者:dupc
  1. light

    0下载:
  2. 这是一个用VHDL编写的发光二极管走马灯,仅供学习。-This is a prepared using VHDL LED lantern, only to learn.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:136.61kb
    • 提供者:lesslie
  1. lattice

    0下载:
  2. 本程序是用VHDL编写,用于实现点阵显示功能。-This procedure is used VHDL to prepare for the realization of dot-matrix display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:132.32kb
    • 提供者:lesslie
  1. seg7_b

    0下载:
  2. 这是一个用VHDL语言编写的数字电路程序,仅供学习和参考。-This is a language with VHDL digital circuit process, learning and reference purposes only.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:92.69kb
    • 提供者:lesslie
  1. clock

    0下载:
  2. 这是一个用VHDL语言编写的数字电路程序,仅供学习参考。-This is a language with VHDL digital circuit procedures, only to learn the reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.82kb
    • 提供者:lesslie
  1. add_1p

    0下载:
  2. 数字信号处理的fpga实现,用VHDL编程设计加法器-Digital signal processing to achieve the FPGA with VHDL Programming adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.34kb
    • 提供者:songjunmin
  1. verilog_hdl

    0下载:
  2. 精通verilog_hdl语言编程实例程序代码,基于verilog硬件语言的程序设计实例,主要是数字电路方面-Verilog_hdl proficient in language programming examples of program code, based on the Verilog hardware design language of the procedure, the main aspects of digital circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:48.19kb
    • 提供者:songjunmin
  1. altera_maxII_PCI_Verilog

    1下载:
  2. Altera的MAXIICPLD模拟PCI接口的Verilog代码-Altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:104.65kb
    • 提供者:王鹏
  1. clock

    1下载:
  2. 本实验实现一个能显示小时,分钟,秒的数字时钟(贝一特电子)Verilog源码-The experimental realization of a can show hours, minutes, seconds, digital clock (a special e-bay) Verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-17
    • 文件大小:1.23kb
    • 提供者:黄建
  1. DDR_SDRAM

    0下载:
  2. 利用fpga读写ddr的源代码 实测可以使用-Ddr use FPGA to read and write the source code can use the measured
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:463.16kb
    • 提供者:朱宝军
« 1 2 ... .20 .21 .22 .23 .24 3625.26 .27 .28 .29 .30 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭