资源列表
IIS_VHDL
- VHDL实现了IIS接口程序，在Quartus II 6.0上编译通过，在板子上可以读取IIS数据-IIS VHDL interface procedures, the Quartus II 6.0 compiled by the board can read data IIS
cfft
- 参数化FFT源代码，点数和位宽可变，内附testbench和说明文档-parameters of the source code FFT, counting and variable bit-enclosing testbench and documentation
vhdltoverilog
- vhdl to verilog语言的编程设计，很有参考价值。-vhdl to verilog programming language design, great reference value.
chap12
- 《Verilog HDL 程序设计教程》9-"Verilog HDL Design Guide" 9
chap11
- 《Verilog HDL 程序设计教程》8-"Verilog HDL Design Guide" 8
chap10
- 《Verilog HDL 程序设计教程》7-"Verilog HDL Design Guide," 7
chap9
- 《Verilog HDL 程序设计教程》6-"Verilog HDL Design Guide" 6
chap8
- 《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5
chap7
- 《Verilog HDL 程序设计教程》4-"Verilog HDL Design Guide" 4
chap6
- 《Verilog HDL 程序设计教程》3-"Verilog HDL Design Guide" 3
chap5
- 《Verilog HDL 程序设计教程》2-"Verilog HDL Design Guide," 2
ram
- 本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件，完全的代码在ALTERA的FPGA上已经通过仿真测试，保证可用.-primitive code using VHDL prepared RAM, FIFO, ROM, and other commonly used storage and buffer components, complete code in the Altera FPGA simulation test has been passed to ens