CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .13 .14 .15 .16 .17 4218.19 .20 .21 .22 .23 ... 4322 »
  1. NumClock

    0下载:
  2. 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括:基本功能——以数字形式显示时、分、秒的时间,小时计数器为同步24进制,可手动校时、校分;扩展功能——仿广播电台正点报时,任意时刻闹钟(选做),自动报整点时数(选做);其它扩展功能——显示年月日(能处理
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:23375
    • 提供者:田世坤
  1. DDS_Power

    0下载:
  2. FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波,方波,三角波,斜波,以及四种波形的任意两种的叠加,以及四种波形的叠加;通过控制频率控制字C的大小,以控制输出波形频率,实现1Hz的微调;通过地址变换实现波形相位256级可调;通过DAC0832使波形幅值256级可调;通过FPGA内部RAM实现波形存储回放;并实现了每秒100HZ扫频。-FPGA on the verilog language programming. Lookup table thr
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:16232
    • 提供者:田世坤
  1. ClockOut

    0下载:
  2. 通过VERILOG编程,实现FPGA任意整数分频的源代码-through verilog programming, FPGA arbitrary integer frequency of the source code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:949
    • 提供者:田世坤
  1. pio_top

    0下载:
  2. 这个verilog代码是一个输入输出经典的例子。大家一起参考。-the verilog code input and output is a classic example. Together reference.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:529157
    • 提供者:chenliang
  1. pljfpja

    0下载:
  2. 频率计的fpja部分程序,,,用高精度测频法实现。。。能测1、、1M-frequency of fpja some of the procedures, and using high precision frequency measurement method to achieve. . . Can be measured one, and 1M
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1209
    • 提供者:shjy
  1. picoblaze07.3.20

    0下载:
  2. verilog HDL picoblaze07.3.20
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:939787
    • 提供者:赵腾飞
  1. D_f_apparatus

    0下载:
  2. 频率测量和周期测量的基本方法是采用以固定时钟作为参考时钟,分别测量单个周期的计数为周期,单位时间的计数为频率。但是由于被测信号的频率不同,测量精度会发生变化,采用低频测量周期,高频测量频率,然后分别求倒数,便可得到对应的频率和周期-frequency measurement and measurement cycle is the basic method used to a fixed clock as a reference clock, measured single cycle to c
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:102414
    • 提供者:送水的
  1. D_Clock

    0下载:
  2. 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能,还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图1所示结构的数字钟,该数字钟包括校时模块、时分秒计时模块、年月日模块、和输出选择模块。-digital clock is the main function Minutes date when the output function and the date and time set for the f
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:381108
    • 提供者:送水的
  1. verilog_hdl_example

    0下载:
  2. verilog_hdl教程135例,源程序,有需要的可以下载-verilog_hdl Guide 135 cases, the source, there is a need to look at the download
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:158328
    • 提供者:陈磊
  1. multiple_pathanddopple

    0下载:
  2. 基于多径传输和多普勒频移的 瑞利(Rayleigh)信道的仿真 主要考虑不同条件下的仿真-Based on Multi-Drive transmission and Doppler frequency shift of the Rayleigh (Rayleigh) channel simulation main consideration different The simulation conditions
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:119303
    • 提供者:那锋
  1. serial_produce

    0下载:
  2. 设计一个能够自启动的24-1的伪随机码(111101011001000)发生器。 设计一个序列信号发生器,产生一个011100110011序列码。 实现序列1110100。测试序列码波形 个人比较欣赏第二种方法 -to design an 24-1 since the start of the pseudo-random number (111101011001000) generator. Design of a signal sequence generator to pro
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:53583
    • 提供者:那锋
  1. traffic_control

    0下载:
  2. 设计制作一个用于十字路口的交通灯控制器 有一组绿、黄、红灯用于指挥交通,绿灯、黄灯和红灯的持续时间分别为20秒、5秒和25秒; 当有特殊情况(如消防车、救护车等)时,两个方向均为红灯亮,计时停止,当特殊情况结束后,控制器恢复原状态,继续正常运行-design a crossroads for the traffic signal controller is a group in green, yellow and red lights to direct traffic. green,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2534
    • 提供者:那锋
« 1 2 ... .13 .14 .15 .16 .17 4218.19 .20 .21 .22 .23 ... 4322 »
搜珍网 www.dssz.com