CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 465.66 .67 .68 .69 .70 ... 4323 »
  1. lena

    0下载:
  2. lena v1.0开发板的源代码,实现了对lena FPGA开发板各个部件的调用,直接在此源码上修改即可实现不同的功能-lena v1.0 development board source code, a call to the various components lena FPGA development board, in this modified source code directly to different functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.68mb
    • 提供者:邢晓天
  1. jisuan

    0下载:
  2. 4*4键盘输入实现加减乘的计算器,数电实验大作业,下到FPGA实验正确。-4* 4 keyboard input to achieve modified by the calculator, the large number of electrical test operations, right down to the FPGA experiment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:633.85kb
    • 提供者:李依
  1. example1

    0下载:
  2. systemc code for adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:189.93kb
    • 提供者:was
  1. PPE

    0下载:
  2. 开方,求倒数,开方的倒数三种快速运算。采用流水线结构,latency为23周期。-this unit can realize three functions,that is sqart,reciprocal and reciprocal of sqart. adopt fast algorithm and pipeline architecture. the latency is 23 clock cycles.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:7.88kb
    • 提供者:lxwang007
  1. key_led

    0下载:
  2. verilog hdl按键控制灯代码 用按键控制哪个led来亮灭功能-Button control lights Codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.83mb
    • 提供者:yin
  1. DE0-PWM-Led-Drive---simulation

    0下载:
  2. DE0_PWM_LED_DRİ VE_Sİ MULATİ ON
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.76mb
    • 提供者:senol
  1. baud_control

    0下载:
  2. uart串口波特率控制,和uart——top uart——rxd_contrl 等随模块联合使用-uart baud clk Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:657byte
    • 提供者:王长友
  1. rxd_control

    0下载:
  2. 串口接收控制模块联合uart——rxd_interface使用-uart rxd contrl Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:682byte
    • 提供者:王长友
  1. txd_control

    0下载:
  2. uart串口发送控制模块 适合于485 422 232等接口-uart TXD——contrl Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:696byte
    • 提供者:王长友
  1. txd_interface

    0下载:
  2. 串口发送接口控制联合uart_txd_contrl实现-uart TXD Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.19kb
    • 提供者:王长友
  1. rxd_interface

    0下载:
  2. 串口接收接口控制,16分频的,和uart——rxd——contrl联合使用-Verilog uart rxdinterface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.5kb
    • 提供者:王长友
  1. uart_control

    0下载:
  2. uart控制 串口控制 top层接口 总控制-uart contrl Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.22kb
    • 提供者:王长友
« 1 2 ... .60 .61 .62 .63 .64 465.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com