资源列表
LVDS_SRC
- 实现LDVS接口数据接收 含有协议结构以及处理-lvds Verilog 512 frame
ETH_SRC
- 网络接口源码实现，使用的是Verilog语言-ethernet Verilog
wgsph_lab
- DDFS Verilog DDFS Verilog DDFS Verilog DDFS Verilog -DDFS Verilog DDFS Verilog DDFS Verilog DDFS Verilog DDFS VerilogDDFS VerilogDDFS Verilog
Buffer
- parametrizable register and mux in VHDL of data rage, using std_logic_vector type
CNT4
- 四进制加法计数器，带有异步复位功能。还有同步置数，自己可以稍作修改-Quaternary adding counter
spi_verilog
- 在SPI操作中，最重要的两项设置就是时钟极性（CPOL或UCCKPL）和时钟相位（CPHA或UCCKPH）。时钟极性设置时钟空闲时的电平，时钟相位设置读取数据和发送数据的时钟沿。 主机和从机的发送数据是同时完成的，两者的接收数据也是同时完成的。所以为了保证主从机正确通信，应使得它们的SPI具有相同的时钟极性和时钟相位。 -In more details: 1. The master pulls SSEL down to indicate to the slave that com
xulie
- 序列检测，检测出序列11010后亮灯，文件是用verilog编写的-Sequence detection, after detecting a sequence of 11010 lighting, files are written with verilog
Tetris-VHDL
- 利用FPGA和VGA显示器实现的俄罗斯方块游戏。 使用VHDL语言和Xilinx开发。-Using FPGA and VGA monitor to develop a Tetris game. Developed using VHDL language and Xilinx .
chpt5
- This presentation discusses BCH codes which are a certain type of error correction codes that is extensively used in Digital Communications. The understanding of BCH codes and its generation requires a good background in abstract algebra and polynomi
cycle-dig
- 数码管的动态显示有区别与静态显示 适合初学者学习 通俗易懂 更简化的程序 -Dynamic digital tube showed the difference between static display easy to understand for beginners to learn more streamlined procedures
led
- 实现跑马灯的verilog程序 更方便的学习 适合初学者的程序 通俗易懂-Marquee realize verilog program easier to learn for beginners program straightaway
scope_new
- 本实验，为 ZX-2 开发板的综合实验，该实验利用 ZX-2 开发板上的 ADC、独 立按键、 UART 等外设， 搭建了一个具备丰富功能的数据采集卡， ZX-2 开发板负 责进行数据的采集并将数据通过串口发送到 PC 机上， PC 端，利用强大的串口调 试工具——串口猎人，来实现数据的接收分析，并将数据分别以波形、码表、柱 状图的形式动态显示出来，以让使用者能够直观的看到 ADC 采集到的信号细节。 同时，用户也可以使用串口猎人通过串口给下位机（ FPGA） 发送指令，下位