CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .45 .46 .47 .48 .49 550.51 .52 .53 .54 .55 ... 4323 »
  1. cafe_you_wanna

    0下载:
  2. 一款咖啡机代码,收5角1元,3元一杯,用verilog编写-cafe code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.94mb
    • 提供者:曹抒言
  1. Serial-port-sending

    0下载:
  2. 基于FPGA的串口发送程序,用VHDL语言编写,采用状态机的方法,可用串口调试软件进行测试-FPGA-based serial port procedures, using VHDL language, using the state machine approach can be used to test serial debugging software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:797byte
    • 提供者:yyc
  1. jtd

    0下载:
  2. 基于VHDL语言的交通灯设计,主控平台为Xilinx-basys2,适合初学者研究-Traffic lights based on VHDL design, master platform for Xilinx-basys2, suitable for beginners research
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.32mb
    • 提供者:古明
  1. traffic

    0下载:
  2. 交通灯程序,用quartus ii编程实现,里面有详细代码,有兴趣的可以加以深究。-Traffic lights, with quartus ii programming, there are detailed code, are interested can be the bottom.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:578.73kb
    • 提供者:Steven
  1. mips

    0下载:
  2. 支持add、addi、sub i、beq、or、ori、lui、j-support add、addi、sub、subi、beq、or、ori、lui、j
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:181.67kb
    • 提供者:杨佳伟
  1. uartlcd

    0下载:
  2. 通过FPGA的VHDL程序实现对1602液晶的控制,此模块可以作为IP核直接调用-By FPGA VHDL program to achieve the 1602 LCD control module can be called directly as an IP core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:990.89kb
    • 提供者:刘涛
  1. process

    0下载:
  2. 利用VHDL硬件描述语言来实现正余弦信号的产生-Using the VHDL hardware descr iption language to achieve the generation of a positive cosine signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.46kb
    • 提供者:曹馨月
  1. flow_led

    0下载:
  2. xilinx kc705用verilog写的流水灯程序-the program with verilog by kc705 of xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:753byte
    • 提供者:
  1. jpsm

    0下载:
  2. 基于VHDL语言的4*4矩阵键盘扫描代码-Matrix keyboard scan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:761byte
    • 提供者:luo
  1. jishuqi

    0下载:
  2. Verilog实现计数器功能,开发环境是Quartus-I dont know
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:330.89kb
    • 提供者:skyadmin
  1. rs_jianhua

    0下载:
  2. 实现rs编码器,用于基带信号的编码和解码,纠错编码-useful for digital siginal rs coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.58mb
    • 提供者:章凌
  1. ise_tutorial_ug695

    0下载:
  2. 非常有用的数字电路设计用书,也很适合初学者-useful for digital circuit design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.8mb
    • 提供者:章凌
« 1 2 ... .45 .46 .47 .48 .49 550.51 .52 .53 .54 .55 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭