CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 573.74 .75 .76 .77 .78 ... 4323 »
  1. vhdlCyc3.0

    0下载:
  2. 完整可用的VHDL编写健身自行车控制系统的复杂状态机系统,使用ISE编写,在spartan6上实测通过-Complete exercise bikes available in VHDL state machine control system complexity system using ISE written by the spartan6 Found
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1015.66kb
    • 提供者:王禹欣
  1. Motion_control

    2下载:
  2. 基于FPGA的运动控制系统设计,包含位置、速度控制等-motion control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:602.23kb
    • 提供者:李婕
  1. ise_mb

    0下载:
  2. 实现ISE 内嵌 MicroBlaze 按键控制LED-embeded microblaze to ISE implement switch control leds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.4mb
    • 提供者:zhangrf
  1. SOFT_SWITCH

    0下载:
  2. 软开关VHDL,实验效果不错,仅供学习使用。-soft switch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.69mb
    • 提供者:李伟
  1. Traffic-light

    0下载:
  2. 基于vhdl语言的交通信号灯控制程序,使用软件为Quartus II,硬件为FPGA。-Traffic lights control procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.37kb
    • 提供者:蒙田
  1. uartverilog111

    0下载:
  2. 实现FPGA与Pc无线蓝牙交互,可移植,编译通过-Implement FPGA and Pc Bluetooth interactive, portable, compiled by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.93mb
    • 提供者:lizp
  1. SPIcontroler

    0下载:
  2. spi控制器,crc模块,top模块,crc测试模块,数据传输测试模块-spi controler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:54.7kb
    • 提供者:香蓬蓬
  1. zong

    0下载:
  2. 基于FPGA的频率计设计:通过不同的按键设置,可检查0.01-100M不同频段的频率,并通过数码管显示-FPGA design is based on the frequency meter: different set of keys, you can check 0.01-100M different frequencies bands, and through a digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.65mb
    • 提供者:gqk
  1. fft-ip-core

    0下载:
  2. 通过调用ISE中的fft IPcore实现了fft计算,输入数据通过textio从文本文件读入,处理后的数据再读入文本中。由于数据精度问题,与MATLAB计算的结果存在一定的误差-By calling the ISE of FFT IPcore implements the FFT computation, the input data through textio read a text file, after processing the data to read the text aga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.87mb
    • 提供者:
  1. D_flipflop

    0下载:
  2. D flip flop source and test bench verilog code 6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:574byte
    • 提供者:gokul
  1. Digital-clock

    0下载:
  2. 设计一个数字钟,使用vhdl语言进行编写,以上是源程序-The design of a digital clock, using VHDL language, the above is the source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:333.79kb
    • 提供者:李江
  1. fulladdr

    0下载:
  2. full adder source and test bench 5
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:556byte
    • 提供者:gokul
« 1 2 ... .68 .69 .70 .71 .72 573.74 .75 .76 .77 .78 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭