CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 573.74 .75 .76 .77 .78 ... 4323 »
  1. lcd-driver

    0下载:
  2. 针对EP2C5-8NIOS开发板的LCD驱动源代码-LCD driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.62kb
    • 提供者:环海蛟龙
  1. lcd_driver

    0下载:
  2. 在1602液晶模块上显示字符串,其中第一行显示“Welcom to hx" 在第二行显示“www.mcuhx.com- in 1602 LCD module display on a string, including the first line shows "Welcom to hx" In the second row shows "www.mcuhx.com
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:1.62kb
    • 提供者:xuyawang
  1. soft_demapper

    0下载:
  2. this will implement soft demapper in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.62kb
    • 提供者:ashwanth
  1. Altera_LM75_test

    0下载:
  2. 周立功的FPGA ARM 51的板子上的温度传感器,本样例基于FPGA用Verilog写的。-Ligong weeks of the FPGA ARM 51 temperature sensors on the board, the FPGA-based sample written using Verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.63kb
    • 提供者:王祥以
  1. lcd1602_drive

    0下载:
  2. 通用lcd1602驱动,实用方便,此代码大量被实用-The code is used for lcd1602
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.63kb
    • 提供者:lubuxin
  1. fulladder

    0下载:
  2. a fulladder emample for FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.63kb
    • 提供者:王俊霖
  1. fuzzy_rulebase

    0下载:
  2. cher la MPPT d un panneau photovoltaï que -chercher la MPPT d un panneau photovoltaï que
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1.63kb
    • 提供者:neggaoui
  1. lmk04800 family controller

    0下载:
  2. VHDL code to configure lmk04800 family pll chips, that is well tested in 7-series FPGAs.
  3. 所属分类:VHDL编程

  1. fuzzy_rulebase

    0下载:
  2. fuzzy rulebase
  3. 所属分类:VHDL编程

  1. I2C

    0下载:
  2. 关于24序列I2C操作,能直接操作字符串哦!-About 24 sequences I2C operation can directly manipulate the string Oh!
  3. 所属分类:Driver develop

    • 发布日期:2017-04-13
    • 文件大小:1.63kb
    • 提供者:liuxiao
  1. vga

    0下载:
  2. 硬件言语编写VGA时序控制,可用FPGA下载检测-vga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.63kb
    • 提供者:清洪
  1. VHDLshili

    0下载:
  2. 此内容为VHDL设计实例 一共有三个都是关于数字钟的功能要求的 但是没有说明 能看懂就行-The contents of VHDL design examples are a total of three functional requirements on the digital clock in but did not say can read on-line
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.63kb
    • 提供者:贵树生
« 1 2 ... .68 .69 .70 .71 .72 573.74 .75 .76 .77 .78 ... 4323 »
搜珍网 www.dssz.com