搜索资源列表
testbench
- 32位除法器的测试程序， 由随机向量产生函数产生一组随机数 来验证计算书否正确
ddstest
- 实现dds的testbench，很有帮助
booth
- booth乘法器电路，基四实现，附带有testbench
counter
- VHDL计数器的TestBench，适合初学者
dac
- DAC converter design with Verilog code and testbench
I2C_HDL
- I2C bus HDL source and testbench
i2c.tar
- i2c总线控制器ipcore，包含testbench
WritingTestbenches
- 编写testbench的超好教程，网上这种资料比较少。(Kluwer) Writing Testbenches--Functional Verification of HDL Models.pdf
color_converter.tar
- 此代码实现不同图像颜色制式之间的相互转换，如XYZ<->RGB, 不同标准的RGB<->RGB 以及RGB<->YCbCr之间的转换，包内含有matlab仿真代码m文件、VHDL代码.v文件以及modelsim仿真的testbench文件，相信对大家有一定的帮助
spi_boot-rel_3_2_rev_C.tar
- spi bootloader详细资料，里面包含C代码和VHDL代码以及testbench以及相关的说明文档，有兴趣的朋友可以下来看看。
test_bench_top
- 用于AES加密的testbench。产生激励
tb_w
- 简单的testbench制作方法，对初学者有点帮助
trueif
- 一个超前进位加法器（及其testbench) .v文件
verilog
- 一个桶形移位寄存器的.v文件，含testbench
verilog
- 一个简单状态机的.v文件，含testbench
SDTester
- 这是一个SD卡的TESTBENCH,源码中有如何产生一个特定的命令序列的样例。支持产生任何的SD卡交互过程中用到的命令序列。
crc16_ccitt
- crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module.
DCT
- altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序，已经过matlab 和modelsim 验证，文件中包含TESTBENCH ，直接可用
rom
- 我用VHDL写的正弦，用FPGA内部ROM，有仿真testbench,在quartus里可以运行。在板子里已经验证
PWM
- 脉冲宽度调制，VHDL代码编写，包括QUARTUSII和MODELSIM工程以及testbench