搜索资源列表
verilog_shili
- 计数器 锁存器 12位寄存器 带load，clr等功能的寄存器 双向脚（clocked bidirectional pin） 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量（Test Bench）举例： 加法器源程序 相应加法器的测试向量test bench）
adder_tree
- 这是一个利用FPGA来实现加法器的算法，利用加法树的概念！
32addjiafaqi
- 32位加法器组成原理课程设计，串行进位完成，希望对大家有帮助
Test_Bench
- 波形发生器.经典双进程状态机.相应加法器的测试向量
adder
- 长整数加法器，实现长整数加法。开发环境为C++。
dfX8BLn9
- 是一個用verilog寫成的加法器電路,可把七個元件加起來
adder
- 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位
8adderverilog
- 8位加法器的实现，非流水线结构，很不错。我测试过，效率比较高
seg47
- 一个数码管显示的测试程序，内含加法器、减法器，4-7译码器，计数器等。
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
sourceFile
- 在一段时间内，如果用户没有进行按键操作，系统将进入“睡眠”－－低功耗状态 * 用户按键后，系统从低功耗状态转到正常的工作状态 * 在非低功耗状态下，程序接收键盘按键执行加法器操作(因为键盘和LCD限制不能实现复杂 * 的功能,如乘法、减法、除法等）
1_ADDER
- 使用硬件实现,通过FPGA验证的效率较高的加法器,
ADDER
- 经过精心设计的加法器的代码，并在FPGA硬件平台实现和验证过的
bianmadeaomi
- 《编码的奥秘》作者 Charles Petzolel 译者 伍卫国 王室政 等译 本书用大量的篇幅讲述了与计算机原理相关的条种编码方法，并通过数字逻辑电路(包括逻辑与开关，逻辑门电路与触发器，二进制加法器等)以及存储器、微处理器的形式、组织及发展阐述了编码的实现。此外，本书还涉及到计算机系统、操作系统、编程语言等的产生及发展，甚至对计算机图形化的相关技术也给了一个全面的描述。
5bit-adder-subtracter
- 5 bits 的加法器與減法器合併電路之原始程式製作
EDA
- 里面是一个FIR滤波器的设计报告 里面有具体的 代码 等等 加法器 乘法器 见发起 等等 承平
add_64
- 64位verilog加法器，希望对大家有帮助
adder8b
- 本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
1
- 加法器的VHDL代码，可以在很多地方直接应用
4_Adder_Unique
- Quartus2实现的四位进制并行加法器 用VHDL语言实现