CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 32624.25 .26 .27 .28 .29 ... 33646 »
  1. erwertwerwe

    1下载:
  2. 用VHDL编写的计算器:能实现简单的加减乘除四则运算-Prepared using VHDL calculator: to achieve simple addition and subtraction, multiplication and division four computing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:10.83kb
    • 提供者:缺打打
  1. ref-ddr-sdram-vhdl

    1下载:
  2. 基于VHDL编写的DDR-SDRAM控制器的编程,目前是业界常用的RAM控制器-VHDL prepared based on the DDR-SDRAM controller programming, is currently the industry s commonly used RAM controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1007.48kb
    • 提供者:wfs
  1. ref-sdr-sdram-vhdl

    1下载:
  2. 基于VHDL编写的SDR-SDRAM控制器的编程,目前是业界常用的RAM控制器-VHDL prepared based on the SDR-SDRAM controller programming, is now commonly used in industry RAM controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:990.71kb
    • 提供者:wfs
  1. RS_204_188_decoder

    1下载:
  2. 使用verilog完成了RS编码的设计,编码参数为输入188,输出204-The use of Verilog coding RS completed the design, coding parameters for the importation of 188, the output 204
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-08
    • 文件大小:14.19kb
    • 提供者:小米
  1. elecfans.com-74783742

    1下载:
  2. FPGA的重要实例,如PSK调制和解调,ASK,FSK-An important example of FPGA, such as PSK modulation and demodulation, ASK, FSK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.22mb
    • 提供者:钟莉
  1. fpgacrosslightcontroller

    1下载:
  2. fpga交通控制灯,利用quartus 实现,-FPGA traffic control lights, the use of Quartus achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.86mb
    • 提供者:潘敏克
  1. run_watch

    1下载:
  2. 提供一个数字秒表的EDA设计实例,内故有VHDL源代码,并有运行仿真图。-To provide a digital stopwatch the EDA design example, it is within the VHDL source code, and run the simulation of Fig.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:60.38kb
    • 提供者:靳朝
  1. tSinCordic

    1下载:
  2. 是codic算法实现Sin的浮点C程序,包括定点和浮点程序,已经通过验证.-Sin is codic floating-point algorithm C procedures, including fixed-point and floating-point procedures, has been validated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:5.36kb
    • 提供者:张堃
  1. xapp336_8b10b

    1下载:
  2. 8b10b reference design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:74.15kb
    • 提供者:凌峰
  1. s3esk_rotary_encoder_interface

    1下载:
  2. Xilix spartan 3E 旋转编码器接口,脉冲方向识别,AB脉冲滤波 Rotary Encoder Interface Demonstrates how to use the rotary encoder portion of the rotary pushbutton switch.-Xilix spartan 3E rotary encoder interface, pulse direction identification, AB pulse filter Ro
  3. 所属分类:VHDL编程

    • 发布日期:2014-02-21
    • 文件大小:273.2kb
    • 提供者:weihua yuan
  1. FPGA444555443

    1下载:
  2. 基于FPGA的全数字锁相环设计,内有设计过程和设计思想-FPGA-based all-digital phase-locked loop design, with the design process and design thinking
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:280.52kb
    • 提供者:张大明
  1. a1

    1下载:
  2. 基于FPGA的B超数据采集功能,根据输入图像的束同步与帧同步信号,采用中断控制进入FIFO的图像数据的读写操作!-FPGA-based B-data collection capabilities, according to the input image beam synchronization and frame synchronization signal used to control access to FIFO interrupt the operation of image dat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.79kb
    • 提供者:齐磊
« 1 2 ... .19 .20 .21 .22 .23 32624.25 .26 .27 .28 .29 ... 33646 »
搜珍网 www.dssz.com