资源列表
通用异步收发器
- 用Verilog编写的uart通用异步收发器带testbench
2D的DCT变换
- 二维DCT变换，附源码以及testbench，以及相应的数学知识
投币充电仪
- 基于FPGA的投币式充电仪，可以完成按键输入、倒计时、清零等功能。
01_router_lab_all
- 基于UVM平台搭建的验证环境，针对的是路由器router模块，可供参考(The verification environment based on UVM platform aims at router module of router, which can be used for reference)
AM调制解调
- 基于Artix-7 FPGA的AM调制解调代码，从AD读入信号后，进行AM调制，并解调输出（将代码分成两个工程就是AM的调制和解调），其中解调用到的数字滤波采用MATLAB设计(The AM modulation and demodulation code based on artix-7 FPGA, after reading the signal from AD, carries out AM modulation, and demodulates the output (the code
sram_ctr
- SRAM VERILOG 实现FPGA控制SRAM的功能。测试可以使用。(SRAM verilog fpga vivado ise quartus.)
ADC9481
- 利用FPGA对AD9481进行采样，亲测有用(Sampling ad9481 with FPGA)
xapp1247-multiboot-spi
- Xilinx 7系列 FPGA multiboot功能说明文档，增加FPGA加载可靠性(Xilinx 7 Series FPGA multiboot function descr iption document to increase FPGA loading reliability)
eth_Management_interface
- 千兆网的FPGA代码，非常有用的，请大家阅读(ethernet verilog coding,please read it and download it)
异步FIFO的简单设计
- 顶层连接读写模块，调用vivado IP核做缓存模块，实现读空、写满的设计
AHB2-master
- AMBA AHB 2.0 VIP in SystemVerilog UVM
AHB5-master
- amba ahb2 协议vip，包括master和slave(AMBA AHB 2.0 VIP in SystemVerilog UVM)