CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .99 .00 .01 .02 .03 5504.05 .06 .07 .08 .09 ... 33646 »
  1. 6988946345940

    0下载:
  2. FPGA的IIC串口协议 实现IIC 亲测可用(fpga iic it can provide iic in vivado)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:7kb
    • 提供者:stakhanov
  1. pio.7z

    0下载:
  2. 配置pio,关于vxworks系统上,at91sam9g20(This routine performs such BSP-specific initialisation as is necessary before the architecture-independent cacheLibInit can be called. It is called)
  3. 所属分类:VHDL/FPGA/Verilog

  1. DDR3的工作原理

    0下载:
  2. DDR3原理,详细的介绍了DDR3内部结构以及工作原理(DDR3 principle, detailed introduction of the internal structure of DDR3 and the principle of work)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:663kb
    • 提供者:crizy0703
  1. sdcard_mass_storage_controller_latest.tar

    0下载:
  2. SD卡控制器,用verilog编写,可以完成高速传输(SD card controller, written in Verilog, can complete high speed transmission)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:
    • 文件大小:2.18mb
    • 提供者:crizy0703
  1. sata_controller_core_latest.tar

    0下载:
  2. VHDL for SATA 2.0, used for FPGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:390kb
    • 提供者:abc4329803
  1. liushuideng

    0下载:
  2. Cyclone V开发实验板实现FPGA的8位流水灯(Cyclone V development of experimental board to realize 8 bit flow lamp of FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:4.18mb
    • 提供者:wwda
  1. FPGAstudy

    0下载:
  2. CYCLONE V实现按键对LED灯的控制(CYCLONE V control the control of LED lamp)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:7.07mb
    • 提供者:wwda
  1. miaobiao

    0下载:
  2. Cyclone V开发板实现数字秒表功能,带有启动,暂停,复位功能。可以显示小时,分钟,秒。(Cyclone V development board implements digital stopwatch function, with start, pause, reset function. It can be shown hours, minutes, seconds.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:7.86mb
    • 提供者:wwda
  1. 8位二进制转bcd码

    0下载:
  2. 八进制转换码 硬件描述语言,通过测试,能用(b to bcd code very easy and readily to understand)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:644kb
    • 提供者:ougan
  1. rs485

    0下载:
  2. communication rs232 in vhdl with clock divider, counter, buffer, rs232tx, rs232rx.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:14kb
    • 提供者:le noach
  1. altera_avalon_i2c

    0下载:
  2. avalon转i2c总线Verilog代码(i2c master Verilog code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:11kb
    • 提供者:逐末
  1. KEY-shuzizhong

    0下载:
  2. 设计按键的挪位,和时钟通过按键进行加减以及复位(Design key position and clock add and subtract and reset)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:322kb
    • 提供者:布丁猫
« 1 2 ... .99 .00 .01 .02 .03 5504.05 .06 .07 .08 .09 ... 33646 »
搜珍网 www.dssz.com