资源列表
urat接收程序
- uart串口接收程序，实现基于Rs232传输线的数据的接收。(UART serial receiving program to realize data receiving based on Rs232 transmission line.)
fifo
- 每一个时钟（clk_100m）上升沿，判断写请求信号是否为高电平，如果为高电平，那么就将数据线上的数据写入FIFO，然后在下一个时钟上升沿，wrf_use增加1，表示FIFO队列里的数据增加了一个。 细心的朋友可能会发现，其实在这一过程中，读请求信号一直为高电平，仔细分析这两张图片，大概可以得出如下判断： 在每个读时钟的上升沿，首先判断读请求信号是否为高电平，若为高电平，再判断FIFO是否为空，如果不为空，那么在下一个read_clock的上升沿将数据读出(us QuartusII desi
Chapter4
- MIPS is a reduced instruction set computer (RISC) instruction set architecture (ISA)[1]:A-1[2]:19 developed by MIPS Technologies (formerly MIPS Computer Systems). The early MIPS architectures were 32-bit, with 64-bit versions added later.
Chapter8
- The architecture greatly influenced later RISC architectures such as Alpha. As of April 2017, MIPS processors are used in embedded systems such as residential gateways and routers.
Desktop
- 状态机简单程序轮流点亮LED小灯采用米勒型状态机(VHDL zhuangtaijishixian)
Desktop4
- VHDL编写的分频器和数码管轮流点亮程序(VHDL shumaguan fenpinqi)
Desktop7
- 比较混乱 参考价值不大 慎重慎重慎重慎重 急用别进(cankoajiazhibuda shenzhong)
VLSI_IEEE_2016_List
- VHDL IEEE 2016,2017 Project List
VHDL_SPISLAVE
- spi-slave通信的vhdl实现及其仿真(VHDL implementation of spi-slave communication)
sensor
- course sensor with amplifier
EES-A7实验指导书
- VERILOG编程指导书，针对于vivado编程应用(VERILOG programming guide for the application of vivado programming)
signal
- 简易频谱仪 256位 采用了直接数字频率合成技术(DDS)和计算机控制技术，选择美国Analog Devices公司的高度集成DDS芯片AD9851和AT89S52单片机作为控制器件，设计了一种基于DDS的程控信号发生器。用C语言进行了软件应用设计。实验结果表明，该信号发生器能较好地产生较高稳定度的激励信号，具有较高的实用价值。(Simple spectrum meter 256 bit)