CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .92 .93 .94 .95 .96 5497.98 .99 .00 .01 .02 ... 33646 »

  1. Examen-SSI-2012

    0下载：
  2. java for beginers to start pascale

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：64kb
    • 提供者：anassfox

  1. 代码

    0下载：
  2. MD5.h 用于计算机安全领域广泛使用的一种散列函数(MD5.h A hash function widely used in the field of computer security)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：7kb
    • 提供者：zerone666

  1. spi

    0下载：
  2. 实现spi写功能，读功能，仿真，板级调试都通过验证了。(achieve write function and read function of spi, simulation is verified)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：1kb
    • 提供者：霍无醉

  1. saomiaojianpan

    0下载：
  2. 用于扫描矩阵键盘，并将扫描到的键盘值用数码管显示(Used to scan the matrix keyboard and display the scanned keyboard value with a digital tube)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：6.41mb
    • 提供者：cfplhys

  1. 1306151376

    0下载：
  2. example about xilinx example

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：587kb
    • 提供者：okanijerya

  1. uygulama2 grup c

    0下载：
  2. digital system design example

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：726kb
    • 提供者：okanijerya

  1. 1306151376

    0下载：
  2. gate example in xilinx

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：1.08mb
    • 提供者：okanijerya

  1. mustafaokanyolcakar

    0下载：
  2. divide-and-conquer algorithm for finding the position of the largest element in an array

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：927kb
    • 提供者：okanijerya

  1. sim

    0下载：
  2. 调试bcm5396，写入和读取内部寄存器功能。功能验证可以用(Debug bcm5396, write and read the internal register function. Functional validation can be used)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：2kb
    • 提供者：qoduliag

  1. nokia ring tone RTLL

    0下载：
  2. Nokia ringtones 8051

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：15kb
    • 提供者：CarlosORION

  1. yii-account-module-master (1)

    0下载：
  2. mkjhkjh kjhjkhjkhk kjhkjh kjhkj

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-09
    • 文件大小：15kb
    • 提供者：attari

  1. uart_latest.tar

    0下载：
  2. UART的VHDL建模代码，是一个标准的IP核(UART's VHDL modeling code is a standard IP core)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：
    • 文件大小：9kb
    • 提供者：scenic_lee
« 1 2 ... .92 .93 .94 .95 .96 5497.98 .99 .00 .01 .02 ... 33646 »
搜珍网 www.dssz.com