CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .89 .90 .91 .92 .93 5494.95 .96 .97 .98 .99 ... 33646 »
  1. RCA.tar

    0下载:
  2. A ripple carry adder.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:10kb
    • 提供者:ax3ghazy
  1. fifo

    0下载:
  2. IL SAGIT D'UN FIFO EN DEscr iptION DE LANGUAGE vhdl
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:1kb
    • 提供者:alaala
  1. FPGA与SOPC设计教程:DE2实践

    0下载:
  2. DE2开发经典书籍,FPGA与SOPC设计教程:DE2实践。(classical tutorial for DE2 development.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. receive_nrf24l01

    0下载:
  2. 该资料包含用verilog实现的NRF24l01无线芯片接收数据功能,在EP4CE22F17芯片上实现。(The data includes the function of receiving data from the NRF24l01 wireless chip implemented by Verilog and implemented on the EP4CE22F17 chip.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:20kb
    • 提供者:杨雷
  1. test_uart

    0下载:
  2. 该资料包含用FPGA(EP4CE22F17型号)编写的UART通信程序,最重要的是里面含有串口波特率可调,包括一些常见的波特率。(This information includes UART communication program written by FPGA (EP4CE22F17 model), and most importantly, it contains serial port baud rate tunable, including some common baud rate
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:3.2mb
    • 提供者:杨雷
  1. EthCRC32

    0下载:
  2. This module calculates ethernet crc32 on fpga using table method
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:1kb
    • 提供者:serg_86
  1. ACC_CarryIn_CarryOut

    0下载:
  2. This module does Accumulate operation used in dsp. Tested on fpga.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:1kb
    • 提供者:serg_86
  1. ACCx42_AvalonST_Input

    0下载:
  2. This module does pipelined accumulate operation with 42 bit int value, usually used in dsp, Proved in Altera Stratix FPGA devices
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:2kb
    • 提供者:serg_86
  1. Quadrature_MACx42_AvalonSt_Input v1.0

    0下载:
  2. This module does Complex MAC based on Altera Stratix 2 DSP Blocks.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:85kb
    • 提供者:serg_86
  1. RGMII_TRANSMITTER

    0下载:
  2. This module converts 8 bit SDR flow to 4 bit DDR RGMII flow, proved on Altera Cyclone 3 devices.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:1.95mb
    • 提供者:serg_86
  1. DSP48E1_ComplexMul

    0下载:
  2. This module does Complex multiplication based on Xilinx DSP48E1 dsp block. Proved on xilinx Virtex 6 Devices
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:649kb
    • 提供者:serg_86
  1. leddisplay

    0下载:
  2. 控制FPGA模块式流水灯闪烁,分为四种不同模式闪烁,(Modular pipelined flicker)
  3. 所属分类:VHDL/FPGA/Verilog

« 1 2 ... .89 .90 .91 .92 .93 5494.95 .96 .97 .98 .99 ... 33646 »
搜珍网 www.dssz.com