CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .35 .36 .37 .38 .39 5640.41 .42 .43 .44 .45 ... 33646 »
  1. arinc429_transmitter

    0下载:
  2. Simple Arinc-429 transmitter channel descr iption on Verilog HDL with parameterized DATA FIFO.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:3.59kb
    • 提供者:scnn86
  1. apb_i2c

    0下载:
  2. Simple realization of I2C interface on System Verilog HDL with support of interrupt generation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:5.82kb
    • 提供者:scnn86
  1. ahb_ebc

    0下载:
  2. Sipmle external bus controller realization on Verilog HDL with AHB interface. Support RAM/ROM/NAND Flash devices.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:9.64kb
    • 提供者:scnn86
  1. timer

    0下载:
  2. Simple 32-bit timer realization with APB interface with support of interrupt generation and switching clock source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:3kb
    • 提供者:scnn86
  1. jtag_slave.4

    0下载:
  2. 1.1 Compliant with IEEE 1149.1 1.2 Support mandatory BYPASS, SAMPLE/PRELOAD, EXTEST instructions 1.3 Support user register connection beetween TDI-TDO 1.4 Boundary-scan register consist of cell type BC_1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:2.46kb
    • 提供者:scnn86
  1. adc7606

    0下载:
  2. 给FPGA程序,使之产生信号,驱动AD7606读取数据,并行模式。-give FPGA signal to read AD7606
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:1022byte
    • 提供者:冯琨
  1. vhdl

    0下载:
  2. (1) 在十字路口的两个方向上各设一组红、绿、黄灯,显示顺序依次为红灯-绿灯-黄灯-红灯。 南北方向和东西方向红灯绿灯相反。南北方向红灯显示时间为东西方向黄绿灯显示时间的总和,同理,东西方向红灯显示时间为南北方向黄绿灯显示时间的总和。 (2) 设置一组数码管,以倒计时的方式显示允许通行或禁止通行的时间,其中绿灯、黄灯、 红灯的持续时间分别是7s、2s和9s。 -(1) a set of red, green and yellow lights are arranged in each
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:1.02mb
    • 提供者:陈杰
  1. DA_TLC5620vhd

    0下载:
  2. 通过4个按键选择不同通道,每个通道的数字量输入都可以在数码管上进行显示。 松开按键,则计数显示保持前一状态,按下按键继续计数。设置复位键,按下复位键,系统清零。 每个通道对应的模拟电压通过LED的亮度显示。-Through the 4 keys to different channels, each channel digital input can be displayed on the digital tube. Release the button, then the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:1.76mb
    • 提供者:陈杰
  1. pipelined_fft_256

    0下载:
  2. fft 256点傅里叶变换,功能正确、好用-fft 256 point Fourier transform function properly, easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:216.6kb
    • 提供者:林立强
  1. 333

    0下载:
  2. 课程设计设计主要使用了VHDL语言,采用的开发软件是Quartus-II,设计一个循环彩灯控制器和数字显示秒表。在Quartus-II开发平台下进行了编译、仿真。-Cycle lantern controller and digital display stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:187.27kb
    • 提供者:麦琪
  1. Verilog-trafficLights

    0下载:
  2. 使用格雷码和one-hot码设计的交通灯程序-Gray code using traffic lights and one-hot code design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:443kb
    • 提供者:盛迪
  1. Pulse.guo

    0下载:
  2. 基于串口的PFGA 任意脉冲发生器,非常方便的,可以直接用于工程的代码-Based on the serial PFGA arbitrary pulse generator, very convenient, can be directly used for the project code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:8.7mb
    • 提供者:柯毅东
« 1 2 ... .35 .36 .37 .38 .39 5640.41 .42 .43 .44 .45 ... 33646 »
搜珍网 www.dssz.com