CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 5639.40 .41 .42 .43 .44 ... 33646 »
  1. Serial12212

    0下载:
  2. 基于串口的PFGA 任意脉冲发生器,非常方便的,可以直接用于工程的代码-Based on the serial PFGA arbitrary pulse generator, very convenient, can be directly used for the project code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:6.05mb
    • 提供者:柯毅东
  1. Version1_6

    0下载:
  2. 基于VHDL硬件语言描述的mc8051的IP核,适用于将8051IP核移植到FPGA开发板上的实验,极大的减轻了初学者的工作量- U57FA u4E8EVHDL u786C u4EF6 u8BED u8A0 u63CF u8FF0 u7684mc8051 u7684IP u6838 uFF0C u9002 u7528 u4E8E u5C068051IP u6838 u79FB u690D u5230FPGA u5F00 u53D1 u677F u4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:225.62kb
    • 提供者:解兵兵
  1. file_test

    0下载:
  2. modeslsim仿真读写文档内容的实现以及显示操作内容的功能-Modeslsim simulation to read and write the contents of the document and display the contents of the operation of the function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:1kb
    • 提供者:施楠
  1. denoise_tb

    0下载:
  2. 基于Bayer算法的图像实时采集去噪处理的仿真实现方法-Simulation of Real- time Image Denoising Based on Bayer Algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:2.01kb
    • 提供者:施楠
  1. my_emac

    0下载:
  2. modelsim仿真网口MAC收发数据包的实现代码-Modelsim simulation port MAC transceiver packet implementation code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:2kb
    • 提供者:施楠
  1. mac

    0下载:
  2. 基于网口的收发数据及解析数据内容的verilog代码实现-Based on the Internet port to send and receive data and parse the contents of the data verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:139.51kb
    • 提供者:施楠
  1. bch_dec_enc_dcd

    0下载:
  2. 关于BCH的编码器和译码器,可实现16位,32位,64位,128位的编码和译码纠错,2位纠错,Verilog实现-On the BCH encoder and decoder, can achieve 16-bit, 32-bit, 64-bit, 128-bit encoding and decoding error correction, 2-bit error correction, Verilog implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:1.05mb
    • 提供者:小小
  1. source

    0下载:
  2. 2. /qdr2/source/qdr2_io.v > Top level file includes declarations of HSTL1 and LVTTL I/O standards /qdr2/source/qdr2.v > Main module of the QDR memory controller /qdr2/source/pipeline.v > Pipeline module for increasing performance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:16kb
    • 提供者:liuxuemin
  1. FPGA-8253

    0下载:
  2. 本文就基于 FPGA微机与接口实验平台设计的问题,首先讲述了 核心板的设计。在 FPGA基础上,以可编程计数器 / 定时器 8253 和可编程并行控制器 8255为例,并介绍了 8255 和 8253 接口芯片,用 VHDL语言设计了8255 和 8253 的功能,最后在 ModelSim SE开发软件上实现了编译、调试、-In this paper, based on FPGA computer and interface experimental platform design issues
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-17
    • 文件大小:568kb
    • 提供者:吕攀攀
  1. flash_M25P64_Verilog

    0下载:
  2. fpga 读写flash源程序,希望对大家有用,可以借用,改改就可以了-Fpga read and write flash source program, we hope to be useful, you can borrow, change on it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:1.82kb
    • 提供者:刘蒹
  1. Vhdl-code-a-testbench

    0下载:
  2. 基于VHDL编写的LED灯程序及testbench-LED code & testbench for VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-17
    • 文件大小:3kb
    • 提供者:窦莱
  1. buzzer_piano

    0下载:
  2. 实现一个简单的钢琴功能。按下按键K1~K6,BUZZER分别发出DO、RE、ME、FA、SO、LA六个音符。-To achieve a simple piano function. Press the keys K1 ~ K6, BUZZER issued DO, RE, ME, FA, SO, LA six notes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:3.21mb
    • 提供者:谢炀
« 1 2 ... .34 .35 .36 .37 .38 5639.40 .41 .42 .43 .44 ... 33646 »
搜珍网 www.dssz.com