CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .29 .30 .31 .32 .33 5634.35 .36 .37 .38 .39 ... 33646 »
  1. Lamp---four2

    0下载:
  2. FPGA verilog语言编写 通过拨码开关SW0-1控制四种不同流水方式-FPGA verilog language programming DIP switch SW0-1 control four different water way, and can set the starting light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:1010kb
    • 提供者:蔡菜菜
  1. Verilog-example

    0下载:
  2. Verilog的135个经典设计实例,非常的经典,对初学者很大帮助-Verilog 135 classic design examples, very classic, great help for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:196kb
    • 提供者:蔡菜菜
  1. Xilinx-7

    0下载:
  2. Xilinx 7系列的FPGA资料,初学者必看-Xilinx 7 series FPGA data, beginners must see
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:5.45mb
    • 提供者:蔡菜菜
  1. Snake2.0

    0下载:
  2. 这是我自己用verilog写的一个贪吃蛇游戏。FPGA开发板用的是赛灵思的spartan-6系列。- U8FD9 u662F u6211 u81EA u5DF1 u75DiF1 u758R0 u5DF1 u7284 u7684 u4E00 u4E2A u8D2A u5403 u86C7 u6E38 u620F u3002 u9700 u8981 u4F7F U3002
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:1.14mb
    • 提供者:孙源宏
  1. exp2_fpga

    0下载:
  2. Arithmetic logic unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:3.18kb
    • 提供者:Ayca kaya
  1. xianshi

    0下载:
  2. 用汉字点阵码编10个字的短句(可以是专业介绍、古诗片段),移动显示,分帘请屏、正常及镂空显示-Chinese character dot matrix code compiled 10 words of the phrase (can be a professional introduction, ancient poetry fragments), mobile display, sub screen, screen, normal and hollow display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:1.59kb
    • 提供者:刘宝丛
  1. UART_noFIFO

    0下载:
  2. FPGA串口调试程序,不含FIFOIP核-FPGA u4E32 u53E3 u8C03 u8BD5 u7A0B u5E8F uFF0C u4E0D u542BFIFOIP u6838
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:1.79mb
    • 提供者:沈晶晶
  1. johnson

    0下载:
  2. 流水灯程序,可以满足JTAG和AS两种配置方式,已验证-Water light program, you can meet the JTAG and AS two configurations, has been verified
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:667byte
    • 提供者:Mc kang
  1. seg7

    0下载:
  2. 数码管实验,包括段选位选,通过了FPGA开发板验证。-Digital tube experiments, including the election of the selected segment, through the FPGA development board validation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:1kb
    • 提供者:Mc kang
  1. FPGA-program-for-sapce-application

    0下载:
  2. 航天应用的FPGA程序的典型案例分析,含源代码;特别适合于航天领域的FPGA程序设计员。-typical examples of fpga programs for space application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:50.3mb
    • 提供者:huqiong
  1. dds

    0下载:
  2. 用VHDL语言实现的dds信号的源代码,已测验,可通过-dds in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:11.12kb
    • 提供者:张伟龙
  1. Q_GDW_MS

    0下载:
  2. 实现了国家电网智能家居通信协议标准的智能开关的功能-To achieve the national grid smart home communication protocol standard intelligent switch function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:468.51kb
    • 提供者:庞然
« 1 2 ... .29 .30 .31 .32 .33 5634.35 .36 .37 .38 .39 ... 33646 »
搜珍网 www.dssz.com