CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .95 .96 .97 .98 .99 5700.01 .02 .03 .04 .05 ... 33646 »
  1. Use-lab2-ISE-software

    0下载:
  2. 熟悉掌握VerilogHDL语言并能用其建立基本 的逻辑部件在Xilinx ISE平台进行输入、编辑、 调试、仿真-Familiar with Verilog HDL language and be able to establish its basic logical components in Xilinx ISE platform for input, editing, debugging, simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.59mb
    • 提供者:李文
  1. 1602_FPGA

    0下载:
  2. 本设计是在DE1_SoC开发板上驱动一个1602,注意不是用Verilog驱动的,而是用C去驱动的,用了现在很流行的soc技术,是一个帮忙入门DE1_SOC的优秀程序-This design is driven DE1_SoC a 1602 development board, pay attention to not using Verilog-driven, but with C to drive, with the now very popular soc technology, is a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-17
    • 文件大小:24.89mb
    • 提供者:徐玉华
  1. IIC_dev

    0下载:
  2. IIC传输,实际遇到的开发问题处理。很有借鉴意义,避免走弯路哦-IIC transmission, practical problems encountered in the development process. Referential significance, oh avoid detours
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:531byte
    • 提供者:dagegegoni
  1. led_test

    0下载:
  2. AX309 开发板的流水灯测试程序,实现四个LED灯流水,具体实现可以联系我-AX309 development board test procedures, to achieve four LED lights running water, the specific implementation can contact me
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:628.25kb
    • 提供者:王涛
  1. 06_pll_test

    0下载:
  2. PLL实现,在xilinx spartan 6的参考时钟50MHz上实现不同频率的锁相环程序-PLL implementation, in the Spartan Xilinx 6 reference clock 50MHz on the realization of different frequencies of the phase-locked loop program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:242.12kb
    • 提供者:王涛
  1. FPGA-KZCJ

    0下载:
  2. NIOS2 FPGA控制TLC5540进行数据采集-FPGA TLC5540 control NIOS2 for data collection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:4kb
    • 提供者:于小然
  1. FIFO-DOCUMENATATION

    0下载:
  2. DOCUMENTATION OF FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:848.37kb
    • 提供者:sree
  1. MAC-DATA

    0下载:
  2. MAC UNIT DOCUMENTATION
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.91mb
    • 提供者:sree
  1. bcd-doc

    0下载:
  2. BINARY TO BCD DOCUMENT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.01mb
    • 提供者:sree
  1. cbl-documentation

    0下载:
  2. COMMON BOOLEAN LOGIC DOCUMENTATION
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:sree
  1. binary-squarer

    0下载:
  2. BINARARY SQURING CIRCUIT DOCUMENTATION
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.17mb
    • 提供者:sree
  1. CRC-DOCUMENTATION

    0下载:
  2. CYCLIC REDUNDACY CHECK DOCUMENTATION
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.12mb
    • 提供者:sree
« 1 2 ... .95 .96 .97 .98 .99 5700.01 .02 .03 .04 .05 ... 33646 »
搜珍网 www.dssz.com