资源列表
SATA3.0
- SATA3.0协议详细说明，PS：全英文介绍！-SATA3.0 Procotol
svpwm
- 永磁同步电机的SVPWM，电机的PWM波的产生程序，-Permanent magnet synchronous motor SVPWM, motor PWM wave generation program,
mux16
- 该程序中中就是要利用时序逻辑设计方法来设计一个 16 位乘法器-The program is to take advantage of the sequential logic design method to design a 16-bit multiplier
keyscanverilog
- verilog语言，在按键按下或者是释放的 时候都会出现一个不稳定的抖动时间，如果不处理好这个抖动时间，我们就无法处理好按键 编码，所以我们的设计中必须有效消除按键抖动。 -In the button is pressed or released When there will be an unstable time jitter, jitter if you do not handle this time, we can not deal with the key Codi
vivado2016.2-license
- Vivado Design Suite v2016.2版本license-the license of Vivado Design Suite v2016.2
anjian
- 按键消痘程序，非常好用，大家可以-Key acne procedures, very easy to use, we can try.................
13_flash_test
- 基于CycloneIV的SPI Flash驱动程序，采用VerilogHDL硬件语言编写，经测试正常.-SPI Flash driver program,use Verilog HDL,successfully tested.
15_usb_test
- 用VerilogHDL编写的USB驱动程序，经过了成功的测试.-USB driver program with VerilogHDL,successful tested.
Verilog-IIC-read-MPU6050-Filter
- 本代码实现了读MPU6050 三轴6个数据，用其中的GY和AZ、AX结合融合滤波算法，解出X单轴角度，并在黑金开发板的EP4C15F17C8芯片上调试成功，±5°范围内LED灯灭，左右摆动时相应左右灯亮。 顶层模块每隔5ms，发出一个is_read高电平，下面的模块读取一次数据，并计算，更新LED状态。有关计算都用的ip核，占用资源很大。希望对小小小小白有所帮助。 -Verilog codes read 6 axis data of MPU6050, and use GY AZ AX w
jiaotongdeng-FPGA
- 交通灯控制器控制两个主干道交叉路口的交通，路口车辆多，直行信号、左转弯信号分开显示，a，b两个主干道的通行时间相等，其中指示直行的绿灯亮30 s，指示左转弯的绿灯亮12 s，绿灯变至红灯时，黄灯亮3 s，以便于车辆能停在停车线内，红灯信号的最后3 s相应的黄灯也同时亮，以便提示驾驶人员准备起步。在两个主干道路口都配备传感器用来检测有无车辆通行。当两个主干道都有车辆时，自动处于主干道a绿灯，主干道b红灯的状态，然后轮流切换通行。当主干道a无车辆时，自动处于主干道b绿灯，主干道a红灯的状态；反之亦然
9600bps.UART
- 该源码，可以实现串口收发，在Altera硬件平台上验证可用。-The source code, you can achieve the serial transceiver, the Altera hardware platform to verify available.
full_adder
- a full adder verilog source created by two half adder