CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .90 .91 .92 .93 .94 5795.96 .97 .98 .99 .00 ... 33646 »
  1. hilbert_transformer_latest

    0下载:
  2. Hilbert Transform Core is very best for your projects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:791.29kb
    • 提供者:afshin shoeibi
  1. BTO

    0下载:
  2. 这是一个十六进制显示译码器,可在EDA板子上实现,希望对大家有帮助-This is a hexadecimal display decoder may be implemented on EDA board, we hope to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:515byte
    • 提供者:郎金溪
  1. i2s_dome2

    0下载:
  2. 音频接口I2S的Verilog实现, -Audio port of Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.12kb
    • 提供者:ZHU
  1. coordinate-transformation

    0下载:
  2. 实现坐标变换,包括clark和park变换,clark变换实现三相静止坐标转换到两相静止坐标,park变换实现两相静止坐标转换到两相旋转坐标-Achieve coordinate transformation, including clark and park transform, clarke transform phase static coordinate conversion to the two-phase stationary coordinate, park transform t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1016byte
    • 提供者:cpf
  1. Lvbo

    0下载:
  2. 实现信号滤波,可根据外部信号毛刺干扰的特点改变滤波时钟来改变滤波宽度-Achieve signal filtering, the filter can be changed according to the characteristics of the external clock signal glitch to change the filter width
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.62kb
    • 提供者:cpf
  1. Asy_slavefifo_rdwr(141027)

    0下载:
  2. FPGA 控制CY7C68013A芯片的收发程序,调试通过,最高速度18M-CY7C68013A chip transceiver FPGA control procedures, debugging through, the maximum speed of 18M
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:12.97mb
    • 提供者:陈照
  1. PWM-dead-zone

    0下载:
  2. 实现PWM输出的死区控制,可保证避免上下桥臂同时导通损坏功率器件-Achieve PWM output dead time control, can guarantee to avoid simultaneous conduction of upper and lower leg damage power devices
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.96kb
    • 提供者:cpf
  1. uart_tras

    0下载:
  2. FPGA编写的串口发送程序,调试通过,分模块实现。-FPGA prepared by the serial transmission program, debugging through, sub-modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:696.97kb
    • 提供者:陈照
  1. SPWM1

    0下载:
  2. 通过三角载波与正弦波的比较,实现SPWM调制算法,可应用与电机控制等领域-By comparing the triangular carrier wave and sine wave to achieve SPWM modulation algorithm can be applied to the motor control and other fields
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.09mb
    • 提供者:cpf
  1. PI

    0下载:
  2. 实现PI控制算法,通过调节比例积分参数可实现对不同应用的PI闭环控制-Realize PI control algorithm parameters by adjusting the proportional-integral PI closed-loop control can be achieved for different applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:376.93kb
    • 提供者:cpf
  1. 32bit-precision

    0下载:
  2. 32 BIT PRECISION ARITHMETIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:ishu
  1. add-multiply-operator

    0下载:
  2. ADDER AND ACCUMULATOR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.17mb
    • 提供者:ishu
« 1 2 ... .90 .91 .92 .93 .94 5795.96 .97 .98 .99 .00 ... 33646 »
搜珍网 www.dssz.com