CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 6015.16 .17 .18 .19 .20 ... 33646 »
  1. shiyan_4

    0下载:
  2. 这是一个VHDL写的计数器程序,仿真和硬件验证完全正确,是VHDL初学者学习的好例子。-This is a counter program written in VHDL, simulation and hardware verification entirely correct, is a good example VHDL for beginners to learn.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:177.32kb
    • 提供者:wzl
  1. shiyan_2_1

    0下载:
  2. 这是一个VHDL写的数据选择器,正确仿真和验证,是初学者好例子。-This is a write VHDL data selector, correct simulation and verification, is a good example for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:315.58kb
    • 提供者:wzl
  1. shiyan_1

    0下载:
  2. 这是一个使用VHDL编写的串行加法器程序,简单易用,是初学者必备-This is a serial prepared using VHDL adder program, easy to use, is essential for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:297.21kb
    • 提供者:wzl
  1. project2

    0下载:
  2. 使用verilog语言完成了简单的cache(高速缓存器)的设计-Using verilog language to complete a simple cache (cache) is designed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:103.22kb
    • 提供者:Fannie
  1. seg

    0下载:
  2. 可以很好学习的学习状态机!学习逻辑能力,提高自己的代码书写能力!-FSM study,if you like study vhdl,you could download this zip to study
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.49mb
    • 提供者:王辉
  1. music

    0下载:
  2. 使用Xilinx ISE Design Suite 13.4_2开发软件,基于xilinx的basys2板实现音乐演奏,存储回放,音乐盒以及音乐达人游戏四项功能。-Using the Xilinx ISE Design Suite 13.4_2 development software, based on the basys2 board of xilinx , achieve four functions: musical performance, storage playback, musi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.85mb
    • 提供者:
  1. FPGA-PWM-Quartus

    0下载:
  2. 一种基于FPGA产生PWM波的Quartus程序。 包含15分频器、地址译码器、带死区的PWM发生器、计数实现的三角波发生器。-An FPGA-based PWM wave generated Quartus program. Contains 15 dividers, address decoders, PWM generator with dead counted achieve triangular wave generator.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1mb
    • 提供者:叶东林
  1. FPGA-mearly-Quartus

    0下载:
  2. 基于FPGA的状态机程序例程设计。使用的是Mearly型状态机。通过此状态及设计过程来熟悉在Quartus中状态机的设计方法-FPGA based state machine routine design. Using Mearly type state machine. With this status, and the design process to become familiar with the design method in the state machine in Quartu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:255.39kb
    • 提供者:叶东林
  1. seg47_2c5

    0下载:
  2. 基于FPGA的数码管控制程序。旨在通过此程序设计熟悉VHDL程序设计方法与硬件控制方法。 本程序下载后,数码管高两位加计数,低两位减计数,按reset后清零。-FPGA-based digital control procedures. This program is designed to be familiar with VHDL programming design methods and hardware control methods. After this program dow
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:120.13kb
    • 提供者:叶东林
  1. state-machine

    0下载:
  2. 基于FPGA的状态及程序设计。采用标准的三进程式状态及设计。本程序旨在通过编程了解基本的三进程式状态机的变成设计方法。-State and program FPGA-based designs. Using a standard three-state process style and design. This program is designed to be programmed into a design method to understand three basic process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:111.48kb
    • 提供者:叶东林
  1. PS2_2c5

    0下载:
  2. 基于FPGA的PS2键盘接口设计。学习用FPGA设计简单通信协议的方法。学习键盘的工作原理,扫描码的ASCII码的转换。-PS2 keyboard interface design based on FPGA. Learn simple communication protocol FPGA design methods. Learning keyboard works, scan code ASCII code conversion.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:743.74kb
    • 提供者:叶东林
  1. ADC7475_Final

    0下载:
  2. This source is used to interface AD7475 with FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:tunglinh
« 1 2 ... .10 .11 .12 .13 .14 6015.16 .17 .18 .19 .20 ... 33646 »
搜珍网 www.dssz.com