CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .17 .18 .19 .20 .21 1122.23 .24 .25 .26 .27 ... 4323 »
  1. i2c_master

    0下载:
  2. I2C控制器,应用于各种I2C主从设备间的通讯-I2C controller, applied to a variety of I2C communication between master and slave devices
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4.98kb
    • 提供者:朱红梅
  1. ks_tree

    0下载:
  2. 树形加法器 非常实用 进过测试可以达到很高的频率 可直接应用于乘法器电路-ks_tree
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.35mb
    • 提供者:李文民
  1. Quartus

    0下载:
  2. 用vhdl编写的信号发生器源程序,可以产生正弦波,也可以根据需要产生其他波形-Prepared using vhdl source signal generator can produce sine wave, you can also produce other waveforms as needed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:367.1kb
    • 提供者:LFwen
  1. CU

    0下载:
  2. mips指令控制器。fpga上板验证实现。为cpu课设重要模块-mips instruction controller.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5.65kb
    • 提供者:dukenunee
  1. cic

    0下载:
  2. 在MATLAB2007A/SIMULINK环境下用DSP BUILDER8.0实现了五级CIC,解决了溢出问题。生成了可用的VHDL文件。- DSP BUILDER8.0 A 5 stages CIC filer is realized in MATLAB2007A/SIMULINK by using DSP Builder 8.0.The overflow problem is resulved.Useful VHDL files are generated at last.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.47mb
    • 提供者:hcq
  1. weixingjisuanjijishu

    0下载:
  2. 微型计算机技术及描述里面介绍了D/A,A/D转换和有关计算机控制方法-computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:516.59kb
    • 提供者:zhou
  1. clock

    0下载:
  2. 用VHDL写的带有小时,分钟,秒的电子钟,已在FPGA开发板上调试运行过,显示very well!-Written in VHDL, with the hours, minutes, seconds, the electronic clock has been running in the FPGA development board debugger before, show very well!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:985byte
    • 提供者:赵静
  1. MUSIC

    0下载:
  2. 16*16点阵循环显示8个汉字,有背景MIDI音乐输出,有一个键盘控制音乐的选择,还附带乐曲弹奏功能。有比较详细的注解。-16* 16 dot matrix display cycle of 8 Chinese characters, with background MIDI music output, there is a keyboard to control the choice of music, but also with music playing capabilities. Mor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.43mb
    • 提供者:叶华
  1. counter10

    0下载:
  2. 这是一个十进制的计数器哦,是用vhdl语言开发出来的 是一个不错的十进制计数器-This is a decimal counter Oh, is vhdl language developed is a good decimal counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:27.96kb
    • 提供者:朱迁虎
  1. reg4b

    0下载:
  2. 这是一个4位的锁存器 一般适用于4位十进制计数器上-This is a 4-bit latch generally apply to 4-bit decimal counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:18.12kb
    • 提供者:朱迁虎
  1. r2000project_pipeline

    0下载:
  2. verilog mips pipelie perpect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:110.07kb
    • 提供者:leedonghyun
  1. vhd2vl2

    0下载:
  2. transrator verilog to vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:29.59kb
    • 提供者:minjae
« 1 2 ... .17 .18 .19 .20 .21 1122.23 .24 .25 .26 .27 ... 4323 »
搜珍网 www.dssz.com