CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 1120.21 .22 .23 .24 .25 ... 4323 »
  1. FPGA24C02

    0下载:
  2. 用硬件描述语言编写的FPGA访问24O2的例子-With the FPGA hardware descr iption languages to access examples of 24O2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.7mb
    • 提供者:andy
  1. an485_design_example

    0下载:
  2. 用硬件描述语言编写的写的关于485 应用的例子-Using hardware descr iption languages to write about 485 such cases in the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:290.97kb
    • 提供者:andy
  1. fir

    0下载:
  2. 用状态机编写的FIR,verilog代码,已经经过仿真-With the state machine written in FIR, verilog code, and has passed through simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:562byte
    • 提供者:于水洋
  1. fir2

    0下载:
  2. 用memory编写的FIR,比较适合入门学习,已经过仿真,-Prepared with the memory of FIR, more suitable for entry-learning, has been simulation,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:734byte
    • 提供者:于水洋
  1. hdlc_1

    0下载:
  2. 高级链路控制的HDLC发送,写的还行,需要使用93版本的VHDL格式-Advanced Link Control HDLC to send, write that still need to use the 93 version of the VHDL format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.37kb
    • 提供者:宋珂
  1. fir_memory

    0下载:
  2. 用memory编写的verilog代码,可用于工程应用,已经过仿真-Verilog code written with the memory can be used for engineering applications, has been simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:740byte
    • 提供者:于水洋
  1. LAOWAI

    0下载:
  2. 一个老外写的HDLC协议,包括说明文件,很有参考价值-Written by a foreigner HDLC protocols, including documentation, of great reference value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:213.25kb
    • 提供者:宋珂
  1. cf_fft

    0下载:
  2. 傅里叶变换器,用于数字信号处理的verilog代码-Fourier converters for digital signal processing verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:25.57kb
    • 提供者:于水洋
  1. ALU_ZMR

    0下载:
  2. 简单的ALU运算模块,可实现加法减法移位等运算-A simple ALU operation modules, enabling operations such as addition subtraction shift
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:774byte
    • 提供者:于水洋
  1. qiangdaqi1

    0下载:
  2. 这是一个数电的4选手抢答器的设计报告 内容详细具体 请查收-This one of the few -- six players Responder Design Report details specific Check-This is one of four players to answer in a few electrical device designed to report detailed and specific please check-This is one of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1015byte
    • 提供者:不点
  1. counter

    0下载:
  2. 计算频率程序 ,VHDL代码Quters软件编写,-VHDL Quters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:560.73kb
    • 提供者:aboutnow
  1. Automachine_project

    0下载:
  2. verilog 语言写的自动售货机程序,系IC课程设计代码,QUARTUS -verilog language written in a vending machine program, the Department of IC curriculum design code, QUARTUS II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:409.09kb
    • 提供者:Zeng jinqiang
« 1 2 ... .15 .16 .17 .18 .19 1120.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com