资源列表
celery
- 一个模10范围0-9的计数器，要求有输入端时钟clk、清零clr，4位输出； 还有一个模60范围0-59计数器，要求有输入端clk、clr、使能端en，分别以4位输出个位0-9与十位0-5，输出进位co-a funny counter
Phoenix3
- 数字密码锁的VHDL语言八位二进制，串行输入，有开锁和错误提示（LED） -code lock
Phoenix2
- 用VHDL设计一个双进程状态机， 状态0时如果输入“10”则转化为另一状态，否则输出‘1001’； 状态1时如果输入“11”则转化为下一状态，否则输出‘0101’； 状态2市如果输入“01”则转化为下一状态，否则输出‘1100’； 状态3时如果输入“00”则转化为状态0，否则输出＇0010＇； 复位状态为0-conditional machine
Phoenix1
- 一个模10范围0-9的计数器，要求有输入端时钟clk、清零clr，4位输出； 还有一个模60范围0-59计数器，要求有输入端clk、clr、使能端en，分别以4位输出个位0-9与十位0-5，输出进位co-another counter
CNT108
- 简单的四位十进制加法器-a simple example of
miaobiao
- 实验课编写的vhdl程序，秒表适用！具体功能是开始计时，停止，清零！经实验，完美运行！-Vhdl program written by the Lab, stopwatch applicable! Specific start time, stop, clear! The experiment, a perfect run!
zhuangtaiji
- vhdl状态机程序，经实验验证，没有错误！完美运行，可以用以了解状态机的初步应用！-vhdl state machine program, proved by experiments that there are no errors! Perfect run, can be used to understand the initial application of the state machine!
keyboard
- vhdl简单的键盘程序，可以通过它来初步的了解vhdl键盘程序的相关编写，具体功能是按键并显示相关的代码-vhdl simple keyboard program written in it to a preliminary understanding of vhdl keyboard program, the specific function keys and display the code
LPM
- vhdl中LPM的应用编写完成程序，经实验验证没有错误！可以对学习LPM的同学起到引导作用。-vhdl in LPM application written procedure by experimental validation, no errors! Learning LPM students can play a guiding role.
jishuqi
- vhdl简单的脉冲计数器程序，初学者可以用来借鉴，没有错误！经实验验证，完美运行-vhdl pulse counter program, beginners can be used to learn there are no errors! The experiments prove that the perfect run
Verilog-
- VHDL的基本语法，应用，建模，编程示例等-Introduction to VHDL basic syntax, applications, modeling, programming example and so on ...
jifeiqi
- 用于电话计费器，用verilog编写仿真的，并可以下载到pcb板运行-use verilog