CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 2601.02 .03 .04 .05 .06 ... 4323 »
  1. spi

    0下载:
  2. Altera Cyclone SPI-slave vhdl module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:480.46kb
    • 提供者:xornonop
  1. vspi

    0下载:
  2. VSPI special module with included docs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:13.2kb
    • 提供者:xornonop
  1. fle_lcd_plb

    0下载:
  2. lcd interface using plb bus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:203.66kb
    • 提供者:sukan1
  1. dl.sh

    0下载:
  2. linux cmd line download scr ipt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:605byte
    • 提供者:sukan1
  1. lwip_patch

    0下载:
  2. lwip stack patch for spartan3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:17.37kb
    • 提供者:sukan1
  1. 22324445

    0下载:
  2. SVPWM逆变控制的死区补偿策略,是论文,要的可以下。-SVPWM control of the inverter dead zone compensation strategy, is paper, under the can.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:699.22kb
    • 提供者:邓忠飞
  1. segm01

    0下载:
  2. 8位数码管显示 通用型,只要输入32位的对应数据就可以使用-8 segms display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:429.67kb
    • 提供者:Bill Jun
  1. Viterbi-Compiler-User-Guide-(ver

    1下载:
  2. Altera的Viterbi译码IP软核使用说明-User guide of Viterbi decoder IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:502.9kb
    • 提供者:PeeGee
  1. shuzizhong

    0下载:
  2. 数字钟,功能齐全,很多部分是有硬件做成的,调试已经成功。-Digital clock, complete functions, many sections are hardware made debugging has been successful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.38mb
    • 提供者:为为
  1. plj

    0下载:
  2. 频率计,用于测试频率对,被测信号频率进行测量-Frequency meter, used to test the frequency of measurement, the signal frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.89kb
    • 提供者:xianyu
  1. MUl

    0下载:
  2. 自己编写的单周期16位乘法器源代码,作为普通51单片机的“协处理器”可以实现普通51的实时音频FFT-16bit multiplier source code I have written a single cycle, as the ordinary 51 single-chip coprocessor can achieve a common 51 real-time audio FFT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:808.05kb
    • 提供者:changjing
  1. SHIFT-ROTATE

    0下载:
  2. Shift and Rotate VHDL code for Xilinx Spartan 3E board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.05kb
    • 提供者:foechuckled
« 1 2 ... .96 .97 .98 .99 .00 2601.02 .03 .04 .05 .06 ... 4323 »
搜珍网 www.dssz.com