资源列表
frequency-meter-of-same-precision
- 本系统采用了以Altera芯片EPF10K10LC84-4和单片机仿真器伟福H51/S POD-H8X5X 为核心，同时辅有8位七段数码管和7219数码管驱动芯片。设计使用max+plus2，keil3和伟福开发环境，其中FPGA计数功能，FPGA与单片机的接口通信，单片机计算数据并驱动显示模块等功能。 系统实现了4hz~12Mhz频率的测量，并利用科学计数法显示。测量相对误差在0.005 以内，每个频段均显示6位有效数字。 本系统的特点在于高精度，显示界面科学友好。硬件部分VHD
KEYBOARD
- VHDL设计矩阵键盘输入 -VHDL KEYBOARD VHDL KEYBOARD VHDL KEYBOARD VHDL KEYBOARD
inputmodule
- synthesis report for round robin
ISE9.1code
- XILINX官方几个实验的源码，内有简要说明可供参考-about xilinx demoboard development code
optimizehighaccuracysignalgenerator
- 本文描述了关于高精度信号发生器的优化算法-this paper describe how to optimize high accuracy signal generator
signal-generator
- 关于任意信号发生器的一些设计,以及具体的电路图，时钟，DA转换-signal generator
phase
- 本文表述了怎样进行信号的移相等问题的研究，设计到代码的书写-this paper describe how to move phase
square-generator
- 本文描述了怎样进行方波信号的产生，步骤，还有相关的程序-this paper describe how to generate square wave
DDS-signal-generate
- 本文描述了怎样利用DDS（直接数字频率技术）来制作信号发生器-how to generate signal with the use of DDS technology
PipelineCPU
- 用Verilog HDL语言或VHDL语言来编写，实现多周期CPU设计。能够完成以下二十二条指令。（均不考虑虚拟地址和Cache，并且默认为大端方式）： add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs, rt
signal-generator
- 本文描述了双通道信号发生器的研制，利用FPGA来实现这项功能-with the use of FPGA technology to realize signal generator
EP1C6(1)
- 本文上传了一些关于FPGA开发板的一些知识，给出了详细的电路描述-this text gives detail message about FPGA board