CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 2669.70 .71 .72 .73 .74 ... 4323 »
  1. yiweijicun

    0下载:
  2. 移位寄存器及应用,很有用的资料,包括其逻辑功能测试-Shift register and application of useful information,Including its logic function test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:67.62kb
    • 提供者:wanglin
  1. JointwaveE440

    0下载:
  2. H.264 1080p60 FPGA/ASIC设计方案-H.264 1080p60 FPGA/ASIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:78.01kb
    • 提供者:fangming
  1. JointwaveE460

    1下载:
  2. jointwave公司的h264编码方案,可实现1080P30,运用在FPGA/ASIC设计-jointwave h264 encoding scheme can be realized 1080P30, the use of FPGA/ASIC design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:77.63kb
    • 提供者:fangming
  1. VHDL-common-errors

    0下载:
  2. 本文给出了vhdl仿真的常见错误及其有交效的改正措施-VHDL common errors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:11.08kb
    • 提供者:dltt
  1. dds

    0下载:
  2. the fir filter for digital design synthesizer-the fir filter for digital design synthesizer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.82mb
    • 提供者:m shyamu
  1. ddc_dec

    0下载:
  2. the fir filter for digital design synthesizer-the fir filter for digital design synthesizer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:313.33kb
    • 提供者:m shyamu
  1. vga_ctrl

    0下载:
  2. based vga controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.4kb
    • 提供者:Youn
  1. THANHGHIDICH

    0下载:
  2. thanh ghi dich vhdl xilinx 12.4 file vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:357.71kb
    • 提供者:Truong Dung
  1. THANH_GHI_DICH_SANG_TAT

    0下载:
  2. thanh ghoi dich sang tat vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:364.11kb
    • 提供者:Truong Dung
  1. tarea-1.4

    0下载:
  2. Tarea 1.4 UPV FSD subject second carrer second cuatrimester
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:82.08kb
    • 提供者:altera
  1. practica2

    0下载:
  2. pass to pass motor simulation with LCM for FSD subject UPV teleco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:72.43kb
    • 提供者:altera
  1. Verilog-Tutorial-v1

    0下载:
  2. verilog manual spanish for students. No vale pa na.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:515.1kb
    • 提供者:altera
« 1 2 ... .64 .65 .66 .67 .68 2669.70 .71 .72 .73 .74 ... 4323 »
搜珍网 www.dssz.com