CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 2669.70 .71 .72 .73 .74 ... 4323 »
  1. PING

    0下载:
  2. 一个甲、乙双方参赛,裁判参与的乒乓球比赛游戏模拟机。用8个发光二极管排成一条直线,以中点为界,两边各代表参赛双方的位置,其中点亮的发光二极管代表“乒乓球”的当前位置,点亮的发光二极管依次由左向右或由右向左移动。当球运动到某方的最后一位时,参赛者应立即按下自己一方的按钮,即表示击球,若击中,则“球”向相反方向运动,若未击中,则对方得1分。设置自动计分电路,双方各用二位数码管来显示计分,每局11分。每人发2球,7局4胜制。自动几分并显示-A A, B both play, the referee i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.83kb
    • 提供者:
  1. CPUInterfaceDesignWithVHDL

    0下载:
  2. 采用VHDL设计的CPU接口电路,源代码-CPU interface circuit, Designed using VHDL。 the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:7.87kb
    • 提供者:
  1. multiplier

    0下载:
  2. 采用移位相加方法设计的串行乘法器,具有握手信号(输入启动信号,输出完成信号),采用状态机方法设计的源代码。-A serial multiplier with a handshake signals (input start signal, the output completion signal), designed by adder and shifter using a state machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:752byte
    • 提供者:
  1. uartverilog

    0下载:
  2. 该程序用VerilogHDL编写,主要用CPLD的EPM240T100C实现了RS-232的通信,供大家参考-VerilogHDL written by the program, mainly realized by CPLD' s EPM240T100C RS-232 communications for your reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:304.4kb
    • 提供者:王铭
  1. fpga

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:17.02kb
    • 提供者:aa
  1. OReillyHeadFirstObject-OrientedDesignandAnalysis.r

    0下载:
  2. OReilly Head First Object Oriented Design and Analysis pdf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:41.71mb
    • 提供者:poker face
  1. Hspicesimple

    0下载:
  2. 不好意思 该站无HSPICE类型 书籍 所以无法选择分类 HSPICE简明教程-Sorry no HSPICE types of books to the station so I can not select the category HSPICE simple tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:226.01kb
    • 提供者:yuxiang
  1. cpudesignandreport

    0下载:
  2. 简单CPU VHDL实现 包含全部源码和报告-Simple CPU VHDL implementation and report that contains all the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:350.01kb
    • 提供者:yuxiang
  1. maxplus2

    0下载:
  2. this a good tutorial for maxplus2-this is a good tutorial for maxplus2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:591.06kb
    • 提供者:elahe
  1. NewFolder

    0下载:
  2. a tutorial for ISE that it is usefu-a tutorial for ISE that it is usefull
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:729.23kb
    • 提供者:elahe
  1. CPU_marjan

    0下载:
  2. a core of cpu that the of it,is marjan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:elahe
  1. dds

    0下载:
  2. 直接数字频率合成器的设计,可以借鉴一下。-Direct Digital Synthesizer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:98.37kb
    • 提供者:daxiadian
« 1 2 ... .64 .65 .66 .67 .68 2669.70 .71 .72 .73 .74 ... 4323 »
搜珍网 www.dssz.com