资源列表
add_4
- 4位串联全加器的fpga实现，由4个一位全加器组成-Four series of fpga realizing the QuanJia by 4 a QuanJia emulators
autoseller
- 自动售货机verilog实现，可仿真，可下载。-AUTOSELLER
based-on-Xilinx-PCIe-Core-DMA
- 1， 支持由板卡发起的DMA操作，既可以将板卡内的数据快速传输到PC，也可以将PC的数据读取到板卡内。DMA的可以通过PCIe的BAR0空间控制。 2， 利用Xilinx LogiCORE Endpoint Block Plus硬核，兼容Virtex 5、Virtex 6、Spartan 6系列。无缝支持PCIe x8、x4、x1速率 。 3， 在板卡的终端是标准的FIFO接口，可以接入各种形式的数据，例如AD采样数据，光纤数据，DA数据。 4， DriverStudio生成的
15-piano
- 这是一个成功的电子琴VHDL源代码，已在DH－33001开发板上调试成功。-This is a successful organ VHDL source code, in the DH-33001 development board debugging.
01-halfadd
- 这是一个成功的半加器VHDL源代码，已在DH－33001开发板上调试成功。-This is a successful half-adder VHDL source code, in the DH-33001 development board debugging.
04-led
- 这是一个成功的控制LED显示的VHDL和Verilog源代码，已在DH－33001开发板上调试成功。-This is a successful control LED display of VHDL and Verilog source code, in the DH-33 001 development board debugging.
13-traffic
- 这是一个成功的交通灯VHDL和Verilog源代码，已在DH－33001开发板上调试成功。-This is a successful traffic lights VHDL and Verilog source code, in the DH-33 001 development board debugging.
17-Clock
- 这是一个成功的电子钟VHDL和Verilog源代码，已在DH－33001开发板上调试成功。-This is a successful electronic clock VHDL and Verilog source code, in the DH-33 001 development board debugging.
Sequential-detection
- 序列检测器的vhdl设计（用状态机实现序列检测器的设计，了解一般状态机的设计与应用。）-Sequential detection
qiangdaqi
- 描述的是一个8位的抢答器，相信对初学者有所帮助-Described is a 8 bit responder, believe to be helpful for beginners
UART
- 基于Actel公司的硬件开发平台，实现异步通信-Based on Actel hardware development platform, and realize the asynchronous communication