资源列表
hill
- 本文介绍基于NiosII系统的家庭健康专家的设计。该设备定位于医疗保健领域内的家用电子产品，为家庭各个成员提供健康测量、健康教育、科学锻炼与数据综合等功能。设备采用了uC/OSII实时操作系统，可灵活的自定义外设，实现了大容量的数据存储，友好的用户界面和可靠的系统控制。-This article describes the design based on NiosII system of family health experts. The positioning of the device i
011-clk_div_pro
- verilog写的一个分频器，利用控制字累加方式，经测试可用-verilog to write a crossover, the control word can be used incrementally, tested
012-fre_tst
- verilog写的频率计，利用在一周期内计数方式，测试可用，500KHZ以上误差大-verilog to write the frequency meter, the test can be used
clock_counter
- 数字时钟，可以调时，整点可以鸣叫，功能齐全，代码简洁。-Digital clock, you can tune the whole point of call and full-featured, simple code.
lcd1
- vhdl写的fpga控制12864液晶程序，经测试可用-vhdl write the fpga control 12864 procedures, the test can be used
024-DAC902
- verilog控制dac902的程序，先从fifo读取数据-the verilog control the dac902 procedures start fifo read data
022-FIFO_PRO
- verilog写的控制quartus自带fifo ip核的程序-verilog to write the control quartus own fifo ip nuclear program
EtherCAT_IPCore_Altera
- EtherCAT 从站控制器芯片ET1800及其IP_core应用-EtherCAT Slave Controller IP Core for Altera FPGAs
EtherCAT_IPCore_Xilinl
- EtherCAT从站控制器芯片ET1817及其IP_Core应用-EtherCAT Slave Controller IP Core for Xilinx FPGAs
rgb2yvu
- rgb转为 yvu的四种实现方法 verilog-four methods for rgb converted to yvu
ROM_RTL
- Verilog Source File In the Quartus10.0 can be run this source code.
clock
- 实现FPGA的数字钟的实现，具有小时、分、秒等功能-FPGA digital clock, with hour, minutes, seconds and other functions