CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 3036.37 .38 .39 .40 .41 ... 4323 »
  1. ml510_dual_design_ppc440

    0下载:
  2. 双核的PPC440用于开发,通过详细的讲解建立工程的过程以及软件的应用,帮助解决问题。-For the development of dual-core PPC440,Detailed explanation of the establishment of the engineering process and the application of the software , to help solve the problem.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:30.83mb
    • 提供者:王晓璐
  1. UART

    0下载:
  2. 基于FPGA的串口程序 由VHDL语言编写,通过串口助手实现数据的发送与接收-FPGA-based serial procedures by VHDL language and sending and receiving data through the serial port assistant
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.37kb
    • 提供者:lijiaxi
  1. signal_generator

    0下载:
  2. 基于FPGA的信号发生器的verilog实现-FPGA-based signal generator verilog implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2.55kb
    • 提供者:Atera
  1. clock

    0下载:
  2. 多功能数字钟:正常显示时分秒,设置调整时间,秒表,闹钟-Multifunctional digital clock: normal display, minutes and seconds, set to adjust the time, stopwatch, alarm clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:6.5kb
    • 提供者:Atera
  1. slave-0.4_VHDL

    0下载:
  2. i2c slave总线端*换 的设计与实现-i2c slave design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:829.64kb
    • 提供者:williomwong
  1. JK

    0下载:
  2. 带复位端、置位端、延迟为15ns的响应CP下降沿的JK触发器-With reset terminal, set end delay the 15ns CP' s response to the falling edge of the JK flip-flop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:31.9kb
    • 提供者:hsdhak
  1. OFDM-16QAM

    0下载:
  2. 基于OFDM中的基带处理的16QAM调制,基于ISE编程软件,有完整的仿真程序-16QAM constellation mapping of the OFDM communication system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:1.03mb
    • 提供者:zhoutianfeng
  1. uart

    0下载:
  2. Verilog 编写全双工UART input clk, // 这个模块的主时钟 input rst, // 同步复位信号 input rx, // 串口接收端口 output tx, // 串口发射端口 input transmit, // 发送信号 input [7:0] tx_byte, // 发送的字节 output received, // 表明,已接受到一个字节 output [7:0] rx_
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:1.36kb
    • 提供者:
  1. decoding-circuit-of-the-digital-keys

    0下载:
  2. 数字按键译码电路VHDL语言描述,按下第一个键表示输入0,按下第二个键表示输入1,以此类推-VHDL language descr iption of the decoding circuit of the digital keys, press the first key input 0, press the second key input 1, and so on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:3.84kb
    • 提供者:黄玲
  1. vga

    0下载:
  2. 用VHDL写的vga串口实验,已经调试通过。-Vga serial experiments have been written using VHDL debugging through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:1.42mb
    • 提供者:
  1. UART-SPI-I2C-VGA

    1下载:
  2. 里面有i2c,uart,spi的代码,也是从别的地方下的觉得还不错,,与大家分享一下,做个参考-I2c, uart, spi code inside, but also from elsewhere feel pretty good, and we share with you, to be a reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:492.65kb
    • 提供者:娃娃
  1. RGLight

    0下载:
  2. 本程序是基于VHDL的模拟交通灯程序,程序开发环境为ISE-This program is based on the the VHDL simulation traffic lights program, the program development environment for ISE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:919.8kb
    • 提供者:王丽莉
« 1 2 ... .31 .32 .33 .34 .35 3036.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com