CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .39 .40 .41 .42 .43 3044.45 .46 .47 .48 .49 ... 4323 »
  1. Rapid-Prototyping-of-Digital-Systems

    0下载:
  2. 一本关于数字系统的书,可以帮助大家快速入门-Rapid Prototyping of Digital Systems
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:16.07mb
    • 提供者:刘帅
  1. 12864

    0下载:
  2. FPGA控制lcd12864,基于VHDL语言,适合初学者入门之用-realization of lcd12864 control based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:809.99kb
    • 提供者:yao
  1. DSP

    0下载:
  2. 用matlab的simulink功能进行DSP设计-Using matlab simulink function DSP design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:1.84mb
    • 提供者:黎星刻
  1. VHDL-Programming-by-Example

    0下载:
  2. 一本介绍用VHDL写的一些关于FPGA的例程-McGraw Hill VHDL Programming by Example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:1.78mb
    • 提供者:刘帅
  1. KCPSM6_Release5_30Sept12(Virtex6)

    0下载:
  2. XIlinx Virtex-6 (Spartan6及7系列)的PicoBlaze的源代码(官网转载),与用于Virtex2、Spartan3的不一样!-Xilinx Virtex-6 (Spartan6-and 7 series), the PicoBlaze the source code (the official website reproduced) with for Virtex2, the Spartan3' s not!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:3.52mb
    • 提供者:wangnant
  1. jiarao4

    1下载:
  2. 加扰与解扰,VHDL实现。初始寄存器值为1产生的m序列。-Scrambling and descrambling, VHDL. Initial register value 1 of the m-sequences generated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:1.77mb
    • 提供者:杨超
  1. jiaozhi_64

    0下载:
  2. VHDL语言实现按字节块交织,实现每64字节进行一次交织。-The VHDL language byte block interleaving, once every 64 bytes intertwined.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:7.26mb
    • 提供者:杨超
  1. BARK-xuhuanmafinal

    0下载:
  2. 简单的quartus循环码设计,中间加入了BARK码帮助同步。希望对大家有所帮助。-Simple the quartus cycle code design, joined in the middle BARK code to help synchronize. I hope to be helpful to everyone.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:1.23mb
    • 提供者:iiiii
  1. scramble_m_que

    0下载:
  2. 产生19级m序列,实现加扰和解扰的全过程。-19 m sequences, the scrambling process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:296.63kb
    • 提供者:杨超
  1. scramble

    1下载:
  2. 基于VHDL实现加扰器解扰器的设计,与仿真。-VHDL-based scrambler descrambler design and simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.8mb
    • 提供者:杨超
  1. LC2K

    0下载:
  2. Litter computer的VHDL实现,是一个多时钟周期CPU的设计实现。-It is a design of CPU of "little computer" in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:5.97kb
    • 提供者:张治国
  1. The-DHT11-driver

    0下载:
  2. DHT11.h 用于温湿度一体传感器DHT11的驱动程序。 单片机为STC89C52,晶振频率为11.0592MHz。 -Temperature and humidity sensor for an DHT11 driver.SCM STC89C52, crystal oscillator frequency is 11.0592MHz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-31
    • 文件大小:8.14kb
    • 提供者:小高
« 1 2 ... .39 .40 .41 .42 .43 3044.45 .46 .47 .48 .49 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭