CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 3265.66 .67 .68 .69 .70 ... 4323 »
  1. test-ram

    0下载:
  2. design ram v8051 for project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:4.21kb
    • 提供者:hien
  1. veriog_hdl

    0下载:
  2. 华中科技大学硬件描述语言教学文档,包含硬件描述语言所有知识要点-Huazhong University of hardware descr iption language teaching document that contains all the knowledge points hardware descr iption language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.31mb
    • 提供者:冯冠元
  1. VHDL.pdf

    0下载:
  2. VHDL HARDWARE DEscr iptION DESIGN CHINESE VERSION
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:18mb
    • 提供者:kro
  1. Modelsim

    0下载:
  2. modelsim命令行的使用方法,基本的命令解释-modelsim command line using the method, the basic command interpreter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:366.41kb
    • 提供者:
  1. Quartus_II_11.0

    0下载:
  2. quartus 11.0 应用解析,介绍该软件的使用方法-quartus 11.0 Application analysis, the use of the software are described
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:751.39kb
    • 提供者:
  1. Verilog_inout_

    0下载:
  2. verilog语言中inout端口的使用方法介绍-verilog language inout ports using the method described
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:10.75kb
    • 提供者:Ande
  1. synchronous-FIFO

    0下载:
  2. 同步fifo的使用verilog案例讲解-The use of synchronous fifo verilog case to explain
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:258.64kb
    • 提供者:Ande
  1. bujindianji

    1下载:
  2. FPGA实现步进电机控制源代码。通过脉冲信号控制,产生一定频率脉冲的信号(脉冲频率用来控制速度),经过信号隔离放大(达到驱动电机的电压)来驱动控制步进电机-FPGA Implementation of stepper motor control source code. Controlled by the pulse signal, generating a frequency pulse signal (pulse frequency is used to control speed), vi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1015byte
    • 提供者:shiyongchao
  1. uart16550_VERLOG

    0下载:
  2. 采用VERILOG实现完整的UART16550协议,提供RTL代码、仿真文件-Using VERILOG achieve a complete UART16550 agreement to provide RTL code, simulation files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:80.57kb
    • 提供者:齐永
  1. GAL

    0下载:
  2. 有关gal器件的编程入门,以及常见逻辑门、计数器VHDL程序-For gal device programming entry, as well as common logic gates, counters VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.98mb
    • 提供者:嘟嘟
  1. EX3

    0下载:
  2. 基于FPGA的数码管显示,给刚入门的朋友-FPGA-based digital display, to see friends just getting started. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:436.25kb
    • 提供者:cz
  1. EX4

    1下载:
  2. 基于FPGA的16位乘法器,入门的可以好好看看。-FPGA-based 16-bit multiplier, getting started can be a good look.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:348.61kb
    • 提供者:cz
« 1 2 ... .60 .61 .62 .63 .64 3265.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com