CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 3392.93 .94 .95 .96 .97 ... 4323 »
  1. 2stOTA

    0下载:
  2. 带米勒补偿效应的二级运算放大器实现电路图,CMOS-Two operational amplifiers with Miller compensation effect achieved schematics, CMOS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:98.4kb
    • 提供者:zzt
  1. 2stageMillerC2012v6

    0下载:
  2. 带米勒补偿效应的二级运算放大器实现电路图,在Hspice中实现的代码-Two operational amplifiers with Miller compensation effect achieved schematics, code implemented in Hspice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:591byte
    • 提供者:zzt
  1. tb_asy_fifo

    0下载:
  2. the testbench of asynchronous fifo-test the logic function of asynchronous fifo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:820byte
    • 提供者:张余
  1. vhdl_lcd_12_17

    0下载:
  2. 用vhdl语言编写的lcd显示程序,程序经过下载验证-Lcd display with vhdl language program, the program after downloading verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:383.75kb
    • 提供者:wangyong
  1. EDAlabor3

    0下载:
  2. 半加器到全加器,8421码到geleima转换。-Half adder to full adder, 8421 yards to geleima conversion.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:181.91kb
    • 提供者:wellsun
  1. singleCPU

    0下载:
  2. 用Verilog实现的单周期CPU,分别实现I型、R型、J型指令,并包含测试文件。可供参考。-With single-cycle CPU Verilog implementation, respectively, to achieve type I, R, J-type instruction, and includes test files. For reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.97mb
    • 提供者:孔晗聪
  1. muCPU_final

    0下载:
  2. 用Verilog开发的多周期CPU,可执行mips汇编中的R\I\J型指令,具有较高的参考价值。-Using Verilog development of multi-cycle CPU, mips executable compilation of R \ I \ J-type instruction, with a high reference value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:1.96mb
    • 提供者:孔晗聪
  1. i2c_7113

    0下载:
  2. 利用I2C配置SAF7113的代码,利用vhdl语言编写。-Config the SAF7113 via I2C,write in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.7kb
    • 提供者:likai
  1. fpgawritetoram

    0下载:
  2. fpga向RAM中写数据,数据宽度32位,利用VHDL编写。-FPGA write data to ram in 32bit data bus,write in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.36kb
    • 提供者:likai
  1. sequential-detector

    0下载:
  2. 用状态机实现序列检测器的设计,并对其进行仿真和硬件测试-With a state machine sequence detector design, and its simulation and hardware testing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:777byte
    • 提供者:
  1. VGA

    0下载:
  2. 利用FPGA控制VGA显示器,实现256色的屏幕显示,里面有详细的注释。-Using FPGA to control VGA monitor with 256 colors on-screen display, which has detailed notes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:523.76kb
    • 提供者:xingxiao
  1. vga

    0下载:
  2. 利用FPGA控制VGA显示器显示字符汉字的程序,里面有注释。-VGA display with FPGA control procedures Kanji characters, there are comments.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.41mb
    • 提供者:xingxiao
« 1 2 ... .87 .88 .89 .90 .91 3392.93 .94 .95 .96 .97 ... 4323 »
搜珍网 www.dssz.com