CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .29 .30 .31 .32 .33 3434.35 .36 .37 .38 .39 ... 4323 »
  1. traffic

    0下载:
  2. Traffic Light Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.82mb
    • 提供者:nilesh
  1. traffic-controller-lianjie

    0下载:
  2. 基于DE2-70开发板的交通灯设计,有50MHz的分频程序,交通控制程序,数码管显示程序,采用Quartus ii 软件,对应开发板的引脚已经对应好,直接下载到DE2-70开发板可用-DE2-70 development board based design of traffic lights, there is a 50MHz frequency procedures, traffic control procedures, digital tube display program, usin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:587.38kb
    • 提供者:李文婷
  1. CNT25_cz

    0下载:
  2. 一个20分频的程序,可在quartus ii软件中仿真,原理图和程序都有-A 20-minute frequency procedure in quartus ii simulation software, schematics and procedures are
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:373.45kb
    • 提供者:李文婷
  1. boxingfashengqi

    0下载:
  2. 能产生方波和三角波的信号发生器,以时钟信号为基准,输出时可以选择一种信号输出。-Can produce a square wave and triangular wave signal generator to the reference clock signal, a signal output can be selected output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:757byte
    • 提供者:lyp
  1. DDS

    0下载:
  2. DDS正弦信号发生器,编译通过,在线调试成功。-DDS sine wave signal generator, compiler 100 , debugging success online.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.37mb
    • 提供者:陈云
  1. traffic_C4_6

    0下载:
  2. this a traffic light controller programme. the code is wirted by verilog hdl. -this is a traffic light controller programme. the code is wirted by verilog hdl.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:305.27kb
    • 提供者:Waldo
  1. correlation_despreading

    0下载:
  2. VHDL code for synchronization before despreading
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:151.3kb
    • 提供者:srisakthi
  1. mulacc

    0下载:
  2. vhdl code for multiplication and accumulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:317.25kb
    • 提供者:srisakthi
  1. multiply_stdlogicvector

    0下载:
  2. vhdl code for multiplying two std_logic_vector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:365.36kb
    • 提供者:srisakthi
  1. shitreg

    0下载:
  2. vhdl code for implementation of shift register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:506.87kb
    • 提供者:srisakthi
  1. balle3D

    0下载:
  2. Altera_DE2-70应用乒乓球游戏.-Altera_DE2-70 Application table tennis game.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.22mb
    • 提供者:yu
  1. elevator

    0下载:
  2. fpga电梯控制程序,有很强的参考价值,希望大家能够喜欢。-fpga elevator control procedures, there is a strong reference value, I hope you will enjoy it.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:758.54kb
    • 提供者:崔凯华
« 1 2 ... .29 .30 .31 .32 .33 3434.35 .36 .37 .38 .39 ... 4323 »
搜珍网 www.dssz.com