CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .33 .34 .35 .36 .37 3438.39 .40 .41 .42 .43 ... 4323 »
  1. ethernet_test

    1下载:
  2. FPGA 100M以太网UDP/IP收发-FPGA 100M Ethernet UDP/IP to send and receive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.08mb
    • 提供者:董益民
  1. RTL

    0下载:
  2. UART RTL测试程序,用于串口调试,红色飓风E16开发板使用-UART RTL test procedures for serial debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.5kb
    • 提供者:董益民
  1. Micrium_Microblaze_uCOS-II-AXI

    1下载:
  2. 支持xilinx ise designer 14.x的microblaze AXI总线 ucosii操作系统。-Support xilinx ise designer 14.x for microblaze AXI bus ucosii operating system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-02
    • 文件大小:223kb
    • 提供者:xuzhengshan
  1. JF

    0下载:
  2. 设计一个小型加法电路,以DE2板上18个拨动开关作为两组输入,代表两组十进制数(1-9),用七段数码管显示两个加数以及输出的和。-Design a small adder circuit to DE2 board 18 toggle switches as two inputs, two representatives of the decimal number (1-9), with two seven-segment digital display and output and the ad
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:8.98kb
    • 提供者:邓欣
  1. Simple-keyboard-research-

    0下载:
  2. 简易电子琴简单实现七个音阶的演奏和电路模拟-Simple flower simple implementation and circuit simulation played seven octave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:60.71kb
    • 提供者:周天赋
  1. dianzhao_dianzhen

    0下载:
  2. 使用altera的MAX2系列CPLD驱动16*32的双色点阵屏,包含“空车”,“重车”,“电召”三个字。driver.v文件用cpld驱动了东芝的TC62D748芯片,该芯片常用于扫描点阵的驱动上-The MAX2 series CPLD using altera-color dot matrix display driver 16* 32, with " empty" , " heavy vehicles" , " on-call" in t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:671.76kb
    • 提供者:余先生
  1. FPGA-based-image-compression

    0下载:
  2. 基于FPGA图片压缩技术的解码算法的研究和实现。-FPGA-based image compression technology research and implementation of the decoding algorithm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.3mb
    • 提供者:熊涵风
  1. exp3-SignedDivision

    0下载:
  2. 有符号数除法,用移位法实现,需要Basys2硬件支持,更新了除数为-8的漏洞。-Signed division, achieved by shifting method requires Basys2 hardware support, updated the divisor is-8 vulnerabilities.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:702.34kb
    • 提供者:黄森洪
  1. 9_ImageMorphologic

    0下载:
  2. 基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像形态学部分,腐蚀,膨胀,细化算法-System Generator based image processing engineering, multimedia processing FPGA implementation source code, image morphology section, corrosion, swelling, thinning algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.28mb
    • 提供者:wan
  1. BPSK

    0下载:
  2. bpsk modulation and demodulatiom
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:472.99kb
    • 提供者:nguyen tien luc
  1. 10_ImageEdge

    0下载:
  2. 基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像边缘提取-System Generator based image processing engineering, multimedia processing FPGA implementation source code, image edge extraction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.46mb
    • 提供者:wan
  1. 7_ImageEnhance

    1下载:
  2. 基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波-System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.93mb
    • 提供者:wan
« 1 2 ... .33 .34 .35 .36 .37 3438.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭