CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .35 .36 .37 .38 .39 3440.41 .42 .43 .44 .45 ... 4323 »
  1. MUX_4_8

    0下载:
  2. 4通道8位带三态输出,以及经过验证确实可用,大家可以放心下载-4 channel 8 bits with tri-state outputs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:345.1kb
    • 提供者:
  1. KEY_TEST

    0下载:
  2. 试用过的去抖程序,已经验证过是确实可用的~大家可以下载后直接使用-To shake algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:326.58kb
    • 提供者:
  1. COUNT

    0下载:
  2. 摸4、8、16计数器各一个,验证过确实可用,大家可以放心下载-4、8、16-bits counter~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:296.48kb
    • 提供者:
  1. ADC_2_SEQ

    0下载:
  2. 采集模拟输入,电压动态显示在数码管,已经验证过确实可用,大家可以放心下载-Sampling the analog input voltage dynamic display in the digital tube
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:637.59kb
    • 提供者:
  1. RESPONDER

    0下载:
  2. 抢答器,4路,已经验证过确实可用,大家可以放心下载-The buzzer, 4 road
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:941.31kb
    • 提供者:
  1. PS2_CTL

    0下载:
  2. 接受标准键盘输入,全键码显示在数码管,已经验证过确实可用,可放心下载-Accept the standard keyboard input, the whole key code displayed on the digital tube
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.56mb
    • 提供者:
  1. XAPP_585

    1下载:
  2. XAPP585 serdes_1_to_7 and serdes_7_to_1 data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:593.4kb
    • 提供者:Valentin
  1. DA

    0下载:
  2. verilog 串行AD转换 TLC549AD采样程序-verilog serial AD converter TLC549AD sampling procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.03kb
    • 提供者:祝春晖
  1. uart

    1下载:
  2. 基于VHDL和ISE平台编写的UART设计。其中包括了接收,发送,波特产色器,顶层v文件,和相关的测试v文件。代码有注释,仿真成功,可直接利用测试文件测试。还附带uart课程设计报告。-ISE platform written in VHDL and UART design. Including receiving, sending, Porter produced color picker, the top v files, and the associated test v file. Co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.66mb
    • 提供者:魏路
  1. i2c_master_slave_core

    0下载:
  2. I2C接口的主从模式代码,独立的IP,可以快速嵌入到自己的设计项目!-Master I2C interface code from the model, independent of IP, you can quickly embed into their design projects!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.2mb
    • 提供者:乔铁宏
  1. Clockdivider

    0下载:
  2. VHDL CODE FOR CLOCK DIVIDER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:838.7kb
    • 提供者:pinky
  1. sqr

    0下载:
  2. VHDL CODE FOR SQUARE WAVE GENERATOR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:690.97kb
    • 提供者:pinky
« 1 2 ... .35 .36 .37 .38 .39 3440.41 .42 .43 .44 .45 ... 4323 »
搜珍网 www.dssz.com