CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .29 .30 .31 .32 .33 3434.35 .36 .37 .38 .39 ... 4323 »
  1. amba

    0下载:
  2. 这个一个基于amba总线的的vhdl语言程序描述,学习fpga总线开发的请看-The amba bus based on the procedures described in languages vhdl, fpga bus developed the study see
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.37kb
    • 提供者:cws
  1. 4BCD

    0下载:
  2. 4个7段lcd同时显示的程序,已经在digilent的nexy2板上通过验证,非常好用易懂,适合初学者学习-display 4 leds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.37kb
    • 提供者:zhang fei
  1. crossroadtrafficlights

    0下载:
  2. 十字路*通管理器设计,甲、乙道路交替通行,每次通行时间30s 交替通行时刻,要求有5s的准备时间,即每次绿灯变红灯时,黄灯应先亮5s。而红灯变绿灯则不需要亮黄灯 -Intersection traffic management design, A and B alternate access road, each turn of access time access time of 30s, 5s required preparation time, which changes eac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.37kb
    • 提供者:张建林
  1. Six-story-elevator-controller

    0下载:
  2. 六层电梯控制器,这个很不错的,分享给大家-Six-story elevator controller, this is very good to share for everyone
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:3.37kb
    • 提供者:木三清
  1. fifobaseddprammemory

    0下载:
  2. This file if about DPram based fifo storage... wirte and read in both ports
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.37kb
    • 提供者:kumar
  1. UPLOAD

    0下载:
  2. BASIC AND GATE OF 3 INPUT & 4,8 AND 16 DECODER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.37kb
    • 提供者:ANKIT R SOLANKI
  1. txt

    0下载:
  2. 老师上课的讲的程序 拿出来分享一下 关于电路VHDL语言的-Speaking teacher in the class to share out the procedure on the circuit VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.37kb
    • 提供者:张静静
  1. campur

    0下载:
  2. total added value for 6 data in 32bit floating point for verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.37kb
    • 提供者:hafiez
  1. jtag_master_latest.tar

    0下载:
  2. jtag 主机,根据jtag 标准协议编写的verilog代码-the jtag host, according to the jtag standard agreement prepared by the verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.37kb
    • 提供者:gzh
  1. jtag_master.tar

    1下载:
  2. JTAG模块的VHDL代码,用于了解JTAG内部结构原理,可集成嵌入IC,为IC提供JTAG功能。十分强大的代码,方便可靠。-VHDL code JTAG module is used to understand the internal structure principle JTAG can be integrated embedded IC, the IC provides JTAG functionality. The code is very powerful, convenient
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.37kb
    • 提供者:倪潇飞
  1. 24LC02B

    0下载:
  2. 微芯的24LC02B的IIC读写控制程序,经过验证有效- Microchip s 24LC02B official Verilog literacy program, proven effective
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.37kb
    • 提供者:Michale
  1. FFT8

    0下载:
  2. FFT8,8点FFT运算,用verilog vhdl 语言编写,可以应用于64点FFT-FFT8, 8 点 FFT computation, using verilog vhdl language, can be applied to 64-point FFT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.36kb
    • 提供者:姚兴波
« 1 2 ... .29 .30 .31 .32 .33 3434.35 .36 .37 .38 .39 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭