CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 3439.40 .41 .42 .43 .44 ... 4323 »
  1. xiaodou

    0下载:
  2. 一个键盘的消抖动电路。采用了硬件形式的,同时也键入了微分环节,可以将输出的脉冲降为一个时钟周期。-A keyboard eliminate jitter circuit. Used forms of hardware, but also type of differential link pulse output can be reduced to one clock cycle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.33kb
    • 提供者:鸿
  1. shuzizhong_vhdl

    0下载:
  2. 用vhdl语言写的数字钟程序,有兴趣的可以-Vhdl language used to write the digital clock program, interested to see
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.32kb
    • 提供者:yang
  1. PS2

    0下载:
  2. 此模块用于PS/2接口与单片机相互通信PS/2接口与8位并口通信模块 用于EPM7128SLC84-10芯片实验已通过-This module for PS/2 interface to communicate with the MCU PS/2 interface and 8-bit parallel communication module for EPM7128SLC84-10 chip has passed the test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.32kb
    • 提供者:EliCao
  1. xiaodou

    0下载:
  2. vhdl键盘输入消抖动的一点源代码,希望能够共享一下-vhdl Keyboard input away shaking
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.32kb
    • 提供者:事实上
  1. Decoder_3_to_8

    0下载:
  2. Testbench to generate some stimulus and display the results for the 3-to-8 decoder module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.32kb
    • 提供者:Mohsen
  1. i2c_master_byte_ctrl0003

    0下载:
  2. 基于VHDL的I2C程序0003,很不错的论文及程序,,大家快下啊-based on the I2C procedures VHDL 0003, a very good paper and procedures, we quickly under ah
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.32kb
    • 提供者:cai
  1. RGB_ACtiming

    0下载:
  2. Pattern generator for LCD RGB IF
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.32kb
    • 提供者:Jimmy
  1. sin_cos_rom

    0下载:
  2. 9bit、512个数据点(1/4周期)的正弦余弦ROM查值表-9bit, 512 data points (1/4 cycle) check the value of the sine and cosine table ROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:3.32kb
    • 提供者:袁桂毅
  1. uartrxd

    0下载:
  2. 用VHDL硬件描述语言实现了串口的基本收发功能,能够在FPGA上正常运行-VHDL hardware descr iption language with a basic transceiver serial port function, able to run properly on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.32kb
    • 提供者:kanxin
  1. signaltap_la

    0下载:
  2. 基于FPGA的逻辑分析仪的软核设计。已通过调试,好用。-FPGA-based logic analyzer soft-core design. Has passed the commissioning, easy to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3.32kb
    • 提供者:ql
  1. s3esk_startup

    0下载:
  2. 这是一个用VHDL语言写的LCD驱动程序!希望对大家有用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.32kb
    • 提供者:钟跃民
  1. uart

    0下载:
  2. 串口通信控制器的Verilog实现。包含4个模块:顶层模块、波特率发生器模块、发送模块和接收模块-The serial communication controller Verilog. Contains four modules: the top-level module, the baud rate generator module, transmitting module and receiver module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:3.32kb
    • 提供者:王帆淼
« 1 2 ... .34 .35 .36 .37 .38 3439.40 .41 .42 .43 .44 ... 4323 »
搜珍网 www.dssz.com