CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .37 .38 .39 .40 .41 3442.43 .44 .45 .46 .47 ... 4323 »
  1. iic_src

    0下载:
  2. 标准I2C总线时序实现,可以用来初始化I2C设备。-Standard I2C bus timing implementation, can be used to initialize the I2C device。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.3kb
    • 提供者:huowei
  1. ep1c6_32_vga

    0下载:
  2. vga控制在EPC16上面的实现代码,包括qartus下的全部源码-vga control EPC16 the realization of the above code, including all the source code under the qartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.3kb
    • 提供者:yangshuzhi
  1. FPGAprogram2

    0下载:
  2. 半整数分频器电路的VHDL源程序,供大家学习和讨论。 -half-integer frequency divider circuit VHDL source code for all learning and discussion.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.3kb
    • 提供者:许嘉
  1. PS_interface_keyboard_driver

    0下载:
  2. 基于Verilog hdl的ps接口的键盘驱动程序。-Ps interface based on Verilog HDL keyboard driver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:3.3kb
    • 提供者:刘邦
  1. DLMS

    0下载:
  2. DLMS equalizer for qam
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.3kb
    • 提供者:cyberia
  1. lcd5

    0下载:
  2. lcd display on windows
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.3kb
    • 提供者:nick
  1. ALU

    1下载:
  2. 用verilog编写的32位alu部件,用于cpu制作
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:3.3kb
    • 提供者:胡豫陇
  1. DDS-VHDL

    0下载:
  2. 数字频率计DDS的VHDL代码,有很详细的注释-the source code of DDS in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.3kb
    • 提供者:冰凝
  1. FIFO

    0下载:
  2. 完整的FIFO完整源代码,通过仿真 完整的FIFO完整源代码,通过仿真 -Complete FIFO full source code, through the simulation of the complete FIFO full source code, through the simulation of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3.3kb
    • 提供者:culun
  1. dianziqin

    0下载:
  2. 实现电子琴的功能 可以满足一部分人的设计要求-Keyboard functions to achieve the design requirements to meet some people
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.3kb
    • 提供者:ranliye
  1. ENTITY-seg70-IS

    0下载:
  2. 实现位选功能的VHDL 为了使数码管显示数值,首先要产生位选信号,即选中哪一个数码管来显示数值;其次,要给定段选信号,即数码管显示出什么数值或者符号-Choice function VHDL to digital display value, we must first generate the bit-select signal, that is, select a digital tube to display the value Secondly, to give a given seg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.3kb
    • 提供者:袁浩然
  1. s3c2410_fpga0301

    0下载:
  2. 改程序实现ARM和FPGA之间的通信,并且是以中断方式实现的。-THIS function is used to communicate with ARM and FPGA,it s way is interrupt.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.29kb
    • 提供者:梅灿华
« 1 2 ... .37 .38 .39 .40 .41 3442.43 .44 .45 .46 .47 ... 4323 »
搜珍网 www.dssz.com