CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .25 .26 .27 .28 .29 3530.31 .32 .33 .34 .35 ... 4323 »
  1. ParallelSerialMult

    1下载:
  2. 用verilog代码实现了 并行线性序列乘法器,流水线技术实现了乘法操作-Verilog code using a linear sequence of parallel multipliers, pipeline technology to achieve a multiplication operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.73kb
    • 提供者:蒋帅
  1. gpmc

    1下载:
  2. GPMC模块源代码。适合初学者的FPGA学习。-GPMC module source code. FPGA for beginners to learn.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-30
    • 文件大小:15.82mb
    • 提供者:daizunchao
  1. Elevator_controller

    0下载:
  2. Digital clock using Quartus9.1 platform, using Verilog language, to share to everyone
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.74mb
    • 提供者:huyunchuan
  1. new_uart

    0下载:
  2. 串口的调试程序,可用串口调试助手对串口进行收发数据的检测-Debugger serial, serial debugging assistant available to detect the serial data transceiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.82mb
    • 提供者:ljp
  1. Verilog_digital_clock

    0下载:
  2. Digital clock using Quartus9.1 platform, using Verilog language, to share to everyone
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.92mb
    • 提供者:huyunchuan
  1. AM

    0下载:
  2. 实验利用matlab 软件实现直接数字频率合成-Experiments using matlab software direct digital frequency synthesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.03mb
    • 提供者:陈杨
  1. adc12d1000_rfrb

    0下载:
  2. ADC12D800 source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.87kb
    • 提供者:denkins2020
  1. rgstr

    0下载:
  2. ADC12D800 source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:586byte
    • 提供者:denkins2020
  1. dcm100

    0下载:
  2. ADC12D800 source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.24kb
    • 提供者:denkins2020
  1. an489

    0下载:
  2. 用于MAXII系列EPM240T100 CPLD中UMF使用的例程及说明文档-Routines and documentation for MAXII series CPLD used in UMF
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:610.59kb
    • 提供者:1zs
  1. tdc

    3下载:
  2. 线性伸展TDC的verilog,包含门级网表-TDC linear stretch of verilog, includes gate-level netlist
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.55kb
    • 提供者:lijinpeng
  1. fir16.v

    0下载:
  2. 16阶FIR滤波器设计的verilog代码-Verilog 16-order FIR filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:616byte
    • 提供者:lijinpeng
« 1 2 ... .25 .26 .27 .28 .29 3530.31 .32 .33 .34 .35 ... 4323 »
搜珍网 www.dssz.com