CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .27 .28 .29 .30 .31 3632.33 .34 .35 .36 .37 ... 4323 »
  1. Key_Dis---1

    0下载:
  2. 实现键盘动态扫描,按键次数在数码管上显示,属于FPGA基础应用程序-Achieve dynamic scanning keyboard, keystrokes on the digital display, is FPGA-based applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:812byte
    • 提供者:李勇
  1. Key_Dis---2

    0下载:
  2. 另外一种实现键盘动态扫描的方法2,根据按键的位置显示1-9,属于FPGA基础应用程序-Another way to achieve dynamic scanning keyboard 2, according to the location of the keys show 1-9, belonging to FPGA-based applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.8mb
    • 提供者:李勇
  1. Seg_Dis---3

    0下载:
  2. 三种对FPGA共阴七段数码管显示的动态扫描、静态扫描程序,用按键从1加到-Three of dynamic scanning FPGA digital display, static scanning procedures, using the keys an added 888888
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.62mb
    • 提供者:李勇
  1. Clock

    0下载:
  2. FPGA时钟显示程序,可以按照正常的时间,频率可调,数码管显示00-00-00,中间的-可改。只要采用嵌套的循环结构实现-FPGA clock display program, you can follow the normal time, frequency adjustable, digital display 00-00-00, middle- can be changed. As long as the use of a nested loop structure to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.22mb
    • 提供者:李勇
  1. DDS

    0下载:
  2. 主要现实FPGA中TLV5618模块,学习将模拟电流信号转化为数字信号,并且显示到数码管,本程序范围0-5V-TLV5618 major reality in the FPGA module, learning the analog current signal into a digital signal, and the digital display, the program range 0-5V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.66kb
    • 提供者:李勇
  1. yudanpianjidechuankoutongxin

    0下载:
  2. 基于fpga的与单片机进行串口通信的vhdl程序-FPGA serial communication with the MCU VHDL program based on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:242.61kb
    • 提供者:罗扬燚
  1. versionOK

    0下载:
  2. 音乐魔方:对音频信号进行采集,通过FFT变换得到频谱信息,将频谱信息在LED阵列上显示。-Music Cube: an audio signal acquisition, spectral information obtained by FFT transform, the spectral information is displayed on the LED array.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.08mb
    • 提供者:黄陈旭
  1. aes

    0下载:
  2. contains AES doc with code in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:938.98kb
    • 提供者:sravs
  1. spi1

    0下载:
  2. 使用verilog语言编写的实现cpld EPM570与EEPROM的SPI通信-Using verilog language to achieve cpld EPM570 SPI communication with the EEPROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.68kb
    • 提供者:LJL
  1. multifuctional-digital-clock

    0下载:
  2. 多功能数字钟,万年历,可显示时间,年月日,闹钟,功能十分强大,在DE0上通过-Multifunction digital clock, calendar, you can display the time, date, alarm clock, is very powerful in the DE0 by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:9.83mb
    • 提供者:张宏广
  1. clock

    0下载:
  2. 多功能数字钟,具有调时校时,整点报时,闹铃及其设定等功能,可直接下载到DE0开发板上-verilog clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:176.66kb
    • 提供者:silcret
  1. yz

    0下载:
  2. LCD字符控制显示器设计,显示学号和姓名-Character LCD control display design, student number and name display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:493.48kb
    • 提供者:苏黎世
« 1 2 ... .27 .28 .29 .30 .31 3632.33 .34 .35 .36 .37 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭