资源列表
trrafficlight
- （1）当乡村公路无车时，始终保持乡村公路红灯亮，主干道绿灯亮。 （2）当乡村公路有车时，而主干道通车时间已经超过它的最短通车时间时，禁止主干道通行，让乡村公路通行。主干道最短通车时间为25s 。 （3）当乡村公路和主干道都有车时，按主干道通车25s，乡村公路通车16s交替进行。（4）不论主干道情况如何，乡村公路通车最长时间为16s。 （5）在每次由绿灯亮变成红灯亮的转换过程中间，要亮5s时间的黄灯作为过渡。 （6）用开关代替传感器作为检测车辆是否到来的信号。用红、绿、黄三种颜色的
8_jjfq
- 用VHADL和Verilog HDL实现带进位的8位加减法器。
dac5687_interface
- verilog语言编写的dac5687的接口程序，串行模式控制。-written dac5687 verilog interface program, serial mode control.
aa
- 4*4键盘输入，1602显示，可修改密码的电子密码锁。-4* 4 keyboard input, the 1602 display, electronic locks to change your password.
1234
- 一段NOR FLASH 控制器的Verilog源码-Verilog
USBRead
- FPGA+USB通信程序VerilogHDL代码-the code of FPGA+USB communication in verilogHDL
idec
- 2. You may use this core in any way, be it academic, commercial, or -- military. Modified or not.
iamgod
- this a very nice vhdl program for making shit and stuff... plz write back if any trouble with it-this is a very nice vhdl program for making shit and stuff... plz write back if any trouble with it..
VGA
- VGA彩条发生器的实现 VHDL语言实现-VGA color bar generator, VHDL language to achieve
urisc
- 实现了精简指令集微处理器的数据路径和微代码控制单元两部分的功能-RISC microprocessor implemented data path and micro-code control unit features two
memory
- Verilog写的内存控制器代码. 很好,很容易看懂-Verilog code to write the memory controller
FSW
- verilog写的有限状态机（FSW）序列检测，检测到0100_01给出高电平，包含测试文件，Modelsim下仿真成功。-Verilog written finite state machine( FSW) sequence detection, detected 0100_01 given high, including the test file, Modelsim simulation success.