CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .27 .28 .29 .30 .31 3632.33 .34 .35 .36 .37 ... 4323 »
  1. vhdl-programing

    0下载:
  2. vhdl programming by example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.82mb
    • 提供者:nasimus
  1. fpga2

    0下载:
  2. 基于FPGA的有限冲激响应数字滤波器的研究及实现 -FPGA-based Finite Impulse Response digital filter of the research and realized FPGA-based Finite Impulse Response digital filter of the research and realized
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.82mb
    • 提供者:南才北往
  1. 3110000854

    0下载:
  2. 基于quartus的EDA八路抢答器电子设计.完备的电路图,仿真已经通过-The complete schematic, simulation by electronic design based the quartus of EDA eight-way Responder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:1.82mb
    • 提供者:CCB
  1. DE2_115_Audio

    0下载:
  2. 基于DE2开发板,实现音频功能,友晶公司源代码-DE2_115 pfga finish Audio test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.82mb
    • 提供者:lzc
  1. DualPort_RAM

    0下载:
  2. DualPort RAM 中文实验例程。-DualPort RAM Chinese test routines.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.82mb
    • 提供者:pudn_cc6
  1. Xilinx6EDKtest

    0下载:
  2. xilinx公司的官方资料,关于EDK试验的。很好的东西。-the company of xilinx official information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.82mb
    • 提供者:徐小明
  1. DE2_115_Audio

    0下载:
  2. This a shared & storage file, which was written by Altera. It is quite possible that Applications will use this sample.-This is a shared & storage file, which was written by Altera. It is quite possible that Applications will use this sample.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.82mb
    • 提供者:lizhi
  1. SOPCBuilder

    0下载:
  2. SOPC Builder教程,其中详细的介绍了SOPC Builder与matlab一起构建系统并加以实现的方案,确实值得一看-SOPC Builder Guide, which describes in detail the SOPC Builder system and build with matlab and the realization of the program is indeed worth a visit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.82mb
    • 提供者:铜铁锌
  1. dsp_builder

    0下载:
  2. Dsp Builder是一种将Matlab算法描述的语言,转换为硬件设计语言的工具。在VLSI和ULSI技术环境下,对于快速开发具有很大的帮助-Dsp Builder is a Matlab algorithm will be described in the language into hardware design language tools. In the VLSI and ULSI technology, environment, for the rapid development o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.82mb
    • 提供者:qing
  1. DE2_115_Audio

    0下载:
  2. DE2-115开发板音频录放verilog HDL代码-DE2-115 development board audio recorders verilog HDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:1.82mb
    • 提供者:张海军
  1. pingpong_operation_FIFO

    0下载:
  2. 通过fifo实现乒乓操作的功能,具有数据缓存的作用,特别适用于高低速的数据传输-Ping-pong operation realized by fifo function has the effect of data cache, especially suitable for high speed data transmission
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.82mb
    • 提供者:钟朗朗
  1. PicoBlaze_amp_adc

    0下载:
  2. PicoBlaze 处理器放大器和 A/D 转换器控制器 展示了 Linear Technology LTC6912-1 可编程增益放大器和 Linear Technology LTC1407A 模数(A/D)转换器的基本操作。 结果如字符 LCD 屏幕所示。 利用 PicoBlaze 处理器控制器与放大器、A/D 转换器和 LCD 屏幕进行基于 SPI 的通信。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.82mb
    • 提供者:andy qe
« 1 2 ... .27 .28 .29 .30 .31 3632.33 .34 .35 .36 .37 ... 4323 »
搜珍网 www.dssz.com