资源列表
CIEDE200020090228160339
- 一个日本人的计算两个LAB色彩空间点的色差的函数-A Function implemented the Color difference with Two Color in CIE L*A*B ColorSpace from a japanese
I2C_Master
- I2C program (Inter IC bus)
32jie-vhdl-fir
- 32阶数字滤波器 没有时间来得及精简 不好意思了的说 呵呵 -32-order digital filter is not time enough time to streamline embarrassed to say Oh
AD7924
- Core to read all channels from AD7924 with an external strobe. A testbench is available.
DS18B20
- DS18B20数码管显示温度,Quartus II VHDL设计语言-DS18B20 digital display of temperature, Quartus II VHDL design language
UART_Verilog
- uart接收模块，Vrilog编写，实现与PC机的同信-UART Receiver module
FPGA-verilog-交通灯
- 采用verilog编写的代码，用FPGA实现交通灯控制，包含有数码管显示控制，倒计时控制，状态机等，是练习Verilog代码编写的一个很好的实例！
RTCaEEPROM_I2C_test
- PIC16F876A单片机控制I2C通信程序，可控制DS1307等时钟芯片-PIC16F876A microcontroller I2C communication control program, can control the DS1307 clock chip, etc.
vhdl--eda
- m 序列发生器 计数器 七段数码管显示 bcd 十六进制转换-failed to translate
snaketc
- 贪吃蛇游戏机 用一个 8×8 点阵做为基本显示屏，4 个连续移动的的发光点表示一条蛇，用任意出现的一个亮点表示老鼠，用4 个排成一条线的发光点表示“墙”；用两位拨码开关控制蛇的运动方向，蛇撞“墙”、边或者游戏时间到，则游戏结束；老鼠出现的位置是随机的，每次出现的时间是5 秒钟，如果5 秒钟之内没有被吃掉，它就会在其它地方出现；用数码管显示得分情况和游戏剩余时间，每吃掉一次老鼠就加一分。 -Snake game console with a 88 dot matrix display as
Multiplier
- VHDL语言设计的乘法器，经过试验箱测试通过，用试验箱的8个拨码开关输入数字，按键按下输出结果。-VHDL language design of multiplier, after chamber test, with the chamber of the 8 DIP switch input numbers, key press output.
32FIRVHDL
- 基于FPGA的32阶FIR数字滤波器设计 源程序。设计使用了并行乘法器，运行速度更快，占用内存更小，延迟更小。 -32 order FIR digital filter based on FPGA design source program. Design USES parallel multiplier, faster and less memory, less delay.