资源列表
yuv2rgb
- 大公司解禁的yuv2rgb的转换的verilog源代码，供大家学习。-Large companies lifted yuv2rgb the conversion of the verilog source code for everyone to learn.
CIC_filter
- 三级级联梳状滤波器（CIC）的verilog实现。顶层模块top_moduole下面包含三个子模块，积分模块integrated，抽取模块decimate和梳状滤波器模块comb，已验证可综合通过并实现CIC功能-Three-level cascade comb filter (CIC) verilog implementation.Top-level module top_moduole below contains three child module, integral module in
2460100Time
- 24,60,100进制的计数器，还有数字时钟，欢迎下载哦~-24,60,100 229 of the counter, digital clock also welcome to download oh ~
pingponggame
- 1、 设计一个由甲、乙双方参赛，有裁判的3人乒乓球游戏机。 2、 用8个(或更多个)LED排成一条直线，以中点为界，两边各代表参赛双方的位置，其中一只点亮的LED 指示球的当前位置，点亮的LED依此从左到右，或从右到左，其移动的速度应能调节。 3、 当“球”(点亮的那只LED)运动到某方的最后一位时，参赛者应能果断地按下位于自己一方的按钮开关， 即表示启动球拍击球。若击中，则球向相反方向移动；若未击中，则对方得1分。 4、 一方得分时，电路自动响铃3秒，这期间发球无效，等铃声停止
my_lift
- 电梯控制，包括楼层按键相应，显示上下状态。
Point_Doubling_4.0.vhd
- point doubling for ECC tripling oriented curve -point doubling for ECC tripling oriented curve
FIFO
- FIFO，先进先出缓冲器，verilog源代码，包括测试代码。-FIFO, FIFO buffer, verilog source code, including test code.
ECC in VHDL implementation
- ECC Cryptography is a very Good Cryptography Compared to other public key cryptography, it is helpful for both computationally intensive and resource constrained devices for information security purpose. hope you will enjoy
LMX2531_PLL_module
- 利用FPGA完成对锁相芯片LMX2531初始化，语言为VHDL.-this module solute the PLL chip LMX2531 event ,using FPGA with VHDL.
cc
- 在完成2选1数据选择器之后，将信号x和y的位宽由1位扩展为8位-Upon completion of the data selector 2 S 1 after the signal x and y of the bit width from 1 to 8-bit extensions
ch3_dct
- fpga dct变换，用以视频压缩和处理图像-fpga dct
i2c
- I2C interface in VHDL