CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .33 .34 .35 .36 .37 3638.39 .40 .41 .42 .43 ... 4323 »
  1. 25_lcd_system

    0下载:
  2. 这个是我从黑金社区上找过来的 是关于LCD系统设计的代码 希望对大家学习FPGA有用-This is I can come the black community is on the LCD system design code, we hope to learn useful FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.74mb
    • 提供者:Gent Liu
  1. FPGA_SPI_recive_display

    0下载:
  2. FPGA 接收主发端SPI接口发来的数据,解调并用FPGA板上的数码管显示。 SPI发送端程序见STM32F407版SPI发送.rar-FPGA receives the master SPI interface data , demodulation and display on digital LED digital displays . Master SPI sending program see STM32F407 version SPI send.Rar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.02mb
    • 提供者:毕先生
  1. ele_lock

    0下载:
  2. 在Basys3上用两个按钮作为0和1的输入,只有当输入为01011时,LED灯亮。数码管显示输对了几位。-On Basys3 two buttons as inputs 0 and 1, only when the input is 01011 when, LED lights. Digital display to lose a few.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:836.37kb
    • 提供者:刘晟昊
  1. UART

    0下载:
  2. 用Verilog实现uart串口通信,并在Quartus和modelsim上完成测试和仿真,内含源代码和测试程序。-Using Verilog realize uart serial communication, and complete testing and simulation in Quartus and modelsim, including source code and test procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.87kb
    • 提供者:Lillian
  1. SRAM

    0下载:
  2. 用Verilog实现8051sdam,并在Quartus和modelsim上完成测试和仿真,内含源代码和测试程序。-Using Verilog realize 8051sdam, and complete testing and simulation, including source code and test procedures in Quartus and modelsim.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.12mb
    • 提供者:Lillian
  1. approximate-compressor

    0下载:
  2. implemented Paper is attached. Its on approximate compressor used for multiplication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.05mb
    • 提供者:jaymin
  1. dice

    0下载:
  2. This zip file is a complete project which designed a virtual dice randomly. Besides, the random math using 8 registers to give a input to the control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:279.61kb
    • 提供者:zhangyi wang
  1. adder32bit

    0下载:
  2. vhdl code for 32 bit binary addition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:565byte
    • 提供者:annie
  1. bypasscolumn

    0下载:
  2. VHDL CODE FOR 4 BIT BYPASS COLUMN MULTIPLIER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.09kb
    • 提供者:annie
  1. multiplier32

    0下载:
  2. 32 BIT MULTIPLICATION VHDL CODE IMPLEMENTED IN XILINX
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:856byte
    • 提供者:annie
  1. multiplier64

    0下载:
  2. VHDL CODE FOR 64 BIT BINARY MULTIPLICATION USING VEDIC STYLE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:850byte
    • 提供者:annie
  1. mux

    0下载:
  2. VHDL CODE FOR MULTIPLEXER IN STRUCTURAL STYLE MODELING
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:539byte
    • 提供者:annie
« 1 2 ... .33 .34 .35 .36 .37 3638.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com